Xilinx_ISE
ciscomonkey
10年还在这行!
展开
-
Xilinx IP核 之DDS
文章目录背景原理IP配置理论背景关于这个本来是有专门的集成芯片DDS,但是那种通常用于产生雷达chirp信号,并且能够产生高频的模拟信号,这个FPGA里面的DDS通常用于混频处理,实现数字混频,其实和Intel的 NCO也类似,具体的我们一边来看看官方文档,一边来学习如何使用。采用平台,原理通过上图,我们可以知道D1与A1组成了积分器,生成相位斜坡然后映射到sin的LUT表中,并且我们还...原创 2020-05-26 11:26:30 · 14269 阅读 · 6 评论 -
Xilinx RAM IP核的使用
背景RAM和ROM也是类似的,由于这也是常用的IP核,所有完全有必要在这里记录一下,以后用到了实际后,再补充到实际工程中。IP核之RAM的配置原创 2019-05-24 11:12:09 · 12560 阅读 · 9 评论 -
ISE_软件基本使用流程(win10 的bug&工程&约束&仿真&烧写&mcs固化)
背景关于ISE 14.7 是支持所有系列的XILINX器件的,之前一直想入手ISE,作为三大工具之一,也是必须要掌握的。一直耽搁耽搁,归根结底,其实还是自己的学习渴望不够强烈,如果学习渴望足够强烈,时间总会挤出来的,所以,这一点上,我感到深深的自责和愧疚之感。后悔也没啥用了,那也只能现在抓紧抓紧再抓紧吧。。。。(来自处女座的苦恼)1、前言由于vivado的诞生,ISE停留在了ISE 14.7...原创 2019-05-12 17:06:19 · 41238 阅读 · 5 评论 -
xilinx IP核之ROM
背景xilinx的IP核中比较常用的还有ROM核,同CMT IP核一样,xilinx也提供了用于实现ROM功能的IP核较Block Memor Generator IP 核,这个IP核继承了单/双端口的ROM和RAM IP核。这里我们就以单端口ROM IP核为例子。应用1、coe文件的创建方法在开始创建工程之前,先介绍一下coe文件的创建方法,它是用来配置RAM或者ROM中的数据。但是与A...原创 2019-05-21 17:05:23 · 7972 阅读 · 1 评论 -
modelsim加入xilinx ISE库的方法
文章目录背景方法背景由于ISE仿真用Isim虽然也行,但是用习惯了modelsim,还是用modelsim方便。为了避免每次都要重复编译xilinx的库,可以一次性将所有xilinx的库编译后,然后加入modelsim。这样就可以避免每次重复编译库,大量节约了时间。方法上图的两个空格不用管指定ISE编译库的文件夹位置,我们把它放在modelsim的安装路径下面,并新建一个文件夹...原创 2019-05-19 15:42:16 · 7712 阅读 · 0 评论 -
Xilinx IP核之FIFO
文章目录背景1、FIFO的介绍2、IP核的配置背景目前关于FIFO,我还没有实战用到,不过这个也是一名FPGA工程师必须要掌握的,这里来恶补一下,以方便以后哪天万一用到,况且最近笔试、面试,FIFO都会被问到。1、FIFO的介绍FIFO(FIRST Input First Output) 即先进先出队列,在计算机中先进先出队列是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第...原创 2019-08-22 16:19:23 · 10594 阅读 · 1 评论