从集成电路后段制造领域(芯片封装与测试)了解现实中微电子制造领域的静电问题

微电子制造过程中,静电在生产操作中积累,通过静电感应影响微电子器件,尤其在封装阶段,静电放电可能导致器件电性不良。CDM ESD是测试工序的关键问题,加剧了28nm及以下制程IC的电气失效风险。为应对挑战,有效的静电防护措施至关重要。
摘要由CSDN通过智能技术生成

微电子器件制造阶段中的静电问题都是存在于生产工序众多微小的细节之中。

首先,微电子器件制造过程中存在大量的生产操作会产生并累积静电。

而静电的直接影响之一就是通过静电感应作用将临近的微电子器件(确切而言,是其中的大量微金属线路)充电至相应的静电位(或静电势)。

图1,静电源通过静电感应式微电子器件处于高静电状态的解析 

其次,微电子器件封装阶段生产工序也涉及到静电放电的操作过程。其中,以微电子器件接触到接地导体引发的放电并导致器件电性不良最为典型(Charged Device Model ESD,器件带电放电模型)。

 图2,自动化电测设备(ATE)中的CDM ESD情形分析

微电子器件制造阶段末段涉及的许多电气测试机台(IC封测工厂就含有大量的电测工序),就是典型的CDM(Charged Device Model,器件带电放电模型) ESD关键工序(100%会发生CDM ESD),由此导致微电子器件的电性不良风险ÿ

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值