weixin_46465199的博客

原创 电源完整性

电源分配系统电源分配系统:Power Distribution Network(简称 PDN)真正用电节点在 Die，所以PDN系统包含 PCB 和 Package上的部分PCB 上:VRM、大电容、小电容、电源平面、地平面Package内:电容、电源平面、地平面。

原创 关于差分互连

差分互连方式中，使用两条传输线来传输信号。差分驱动器有两个输出端，这两个输出端同时输出信号。理想情况下两个信号边沿对齐，但是翻转方向相反。两个信号沿着各自的传输线传输，到达接收器时，接收器对两个信号进行差分检测，从两个信号的差值信号中提取信息，这个差值信号称为差分信号。如果不考虑两个信号之间的特殊关系，对于其中任意一个信号和普通的单端信号没有什么区别，在传输线上传输时也遵循单端信号传输的各种规律。

原创 影响串扰因素

原创 近端串扰和远端串扰

近端串扰噪声持续时间长，远端串扰噪声峰值大远端串扰噪声随耦合长度增加而增大近端串扰:耦合长度小时，噪声随耦合长度增加而增大远端串扰具有如下4个特性:表层走线有远端串扰，内层走线之间可近似认为不存在远端串扰。远端串扰也会饱和，饱和串扰量为攻击信号幅度的一半，即50%。远端串扰的饱和长度一般很大，远大于近端串扰的饱和长度，远端串扰饱和长度与信号上升时间、耦合线间距等因素有关。

原创 容性串扰和感性串扰

串扰根源在于耦合，电场耦合产生容性耦合电流，磁场耦合产生感性耦合电流。

原创 端接方法与拓扑结构

端接方法拓扑结构

原创 传输线临界长度

临界长度是联结传输线长度与信号反射量之间的一个重要参数。如果用信号在传输线上的时间延迟来表示传输线长度，临界长度在数值上可表示为。

原创 容性阻抗不连续

根据电路理论可知，容性阻抗随时间变化，这种阻抗时变特点伴随的反射现象就比较复杂，就收起、焊盘、封装、都会有引入电容，PDN网络中又加入很多电容保持电源网络匹配，所以得掌握不同情况下电容反射特点，比如线路末端和线路中间接入电容引起的信号波形变化，电容的充放电性能变化也会导致波形延迟。

原创 信号反射与振铃

反射来源于阻抗不匹配，振铃就是多次反射对于反射要记住传输系数与反射系数。

原创 有损传输线

趋肤效应导致有效果流面积降低，提高交流电阻增大阻性损耗，介质损耗来源于取向极化和位移极化趋肤效应导致有效果流面积降低，提高交流电阻增大阻性损耗，介质损耗来源于取向极化和位移极化实际中的传输线都是有损耗的，信号在传输线上传播时，并不是所有的能量都能传递到末端.传输线的损耗主要有以下几个来源阻性损耗(源于导线的电阻 )介质损耗(源于介质的极化)耦合到邻近线阻抗不连续对外辐射。

原创 耦合传输线

关于奇模，偶模和另一条传输线静止时候产生电压电流变化情况

原创 传输线的延时

传输线阻抗控制住以后，单位长度延迟只和LC相关，LC又只和相对介电常数相关侧面解释了为什么表面L C比内层L C小

原创 理想传输线等效模型与特性阻抗

影响特性阻抗的因素

原创 关于传输线电感

要理解自感、互感、回路电感，PCB表层单位长度电感约为7.5纳亨每英寸，内层约为9纳亨每英寸。

原创 关于传输线电容

在阻抗控制50欧姆情况下，要熟悉表层单位长度电容约为3皮法每英寸，内层单位长度电容约为3.5皮法每英寸电容被介质包围的任意两个导体，一定的电位差下，都会集聚一定的电荷量。这是导体系统本身固有的特性。在一定的电位差下，两个导体能积聚电荷量的多少反映了导体系统存储电荷的能力。这种能力用电容描述，被介质包围的任意两个导体构成电容。电容仅仅与导体系统结构和周围介质特性有关电容反映的是导体系统本身固有的特性。不论两导体形状如何，都会存在电容。

原创 传输线行为以及信号传播

考虑信号完整性要建立动态思维最简单的传输线由一对导体以及周围的介质组成;信号路径、参考路径(返回路径);信号以电磁波形式向前传播必须用动态思维去看待信号行为方式;

原创 为什么有0.35/Tr这一信号带宽定义

关于带宽含义：

原创 为何有-20db/10倍频程直线

关键在于理解傅里叶级数展开中Cn这一项然后采取极限处理。

原创 信号完整性分析概论

随着时钟频率的提高，发现并解决信号完整性问题成为产品开发的关键。成功的秘诀是精通信号完整性分析技术，并能采取高效设计过程以消除这些问题。只有熟地运用新的设计规则、新的技术和新的分析工具，才能实现高性能设计，并日益缩短研发周期。在高速产品中,物理设计和机械设计都将导致信号完整性问题。图1.1印制电路板(Printed Cireuit Board,PCB)上一段简单的2inФ长的线条如何影响典型驱动器的信号完整性。在时钟频率只有10MHz的年代,电路板或封装设计的主要挑战就是如何在双层板上布通。

原创 封装设计流程与要点概述

信号完整性、电源完整性、电磁干扰、电磁兼容（耦合、屏蔽、发射、辐射，等等）、阻抗匹配，信号完整性、电源完整性、电磁干扰、电磁兼容（耦合、屏蔽、发射、辐射，等等）、阻抗匹配，信号完整性、电源完整性、电磁干扰、电磁兼容（耦合、屏蔽、发射、辐射，等等）、阻抗匹配，电磁干扰，电磁兼容（耦合、屏蔽、发射、辐射、阻抗匹配，等等）EMI，EMC（耦合、屏蔽、发射、辐射等）- 电场/磁场强度。信号完整性（串扰）、电源完整性、阻抗匹配，等等。2) 数字（速度/带宽/通道数量/…UBM、介电、TIM、焊料、凸点、…

原创 ANSYS WB DesignModeler 概述

图2-4 所示是一个标准的 DesignModeler 图形界面，包括菜单栏、工具栏、树轮廓、信息栏、状态栏、图形窗口等区域。(1)菜单栏:以下拉菜单的形式组织图形界面层次，可以从中选择需要的命令。菜单栏主要包括文件、创建、概念、工具、单位、查看和帮助。(2)工具栏:位于菜单栏的下方，是几组用图标形式组成的命令集合。利用工具栏可以完成该软件的大部分操作功能，将光标在图标上停留片刻，系统自动提示该图标对应的命令，使用时只要单击相应的图标就能启动对应的命令，方便快捷。

原创 芯片尺寸封装（CSP）/晶圆级封装（WLP）/芯片尺寸晶圆级封装（CSWLP）

1.芯片尺寸封装（CSP）的定义是其尺寸不超过裸片尺寸的1.1倍。2.晶圆级封装（WLP）是在晶圆上一体封装集成电路的技术，与将晶圆切割成单独的电路（芯片）然后再封装的传统方法相对。CSP基本配置CSP。

原创 ANSYS WorkBench基础说明

有限元法的基本概念:把一个原来是连续的物体划分为有限个单元，这些单元通过有限个节点相互连接，承受与实际载荷等效的节点载荷，根据力的平衡条件进行分析，并根据变形协调条件把这些单元重新组合成能够整体进行综合求解的方法。有限元法的基本思想是离散化。

原创 微电子封装分类及引线键合

模拟电路、存储器传感器、功率电路、光电器件、逻辑电路、射频电路、MEMS、LED等等- 按结构分立器件/单芯片封装、多芯片封装、三维封装、真空封装、非真空封装、CSP,BGA/FBGA等等- 按工艺线焊封装(WB)、倒装焊封装(FC)、晶圆级封装(WLP)等等- 按材料·金属封装、陶瓷封装、塑料封装等等- 其他。

原创 二极管及其应用

目录目标2.1半导体原子结构2.1.2共价键2.1.2电子电流和空穴电流2.2 pn结2.2.1 掺杂2.2.2 pn结2.3半导体二极管的偏置2.3.1正向偏置2.3.2反向偏置2.4二极管特性2.4.1二极管符号2.4.2二极管特性曲线2.4.3二极管的模型系统例子2-1太阳能系统2.5整流器2.5.1半波整流器2.5.2全波整流器2.5.3桥式整流器2.6整流滤波器和IC稳压器2.6.1电容输入滤波器2.6.2

原创 基本模拟概念

讨论模拟电子技术的基本特性描述模拟信号分析信号源解释放大器的特性。

原创 波动，热传导，扩散方程建立

波动（高频传输线），热传导（三维热传导），扩散方程

原创 集成电路封装基板技术

集成电路封装基板技术

原创 基于系统封装的集成元器件印制电路技术

基于系统封装的集成元器件印制电路技术

原创 高频印制电路技术

高频印制电路技术

原创 特种印制电路技术

特种印制电路技术

原创 高密度互连（HDI）印制电路技术

高密度互连（HDI）印制电路技术

原创 挠性及刚挠结合印制电路技术

挠性及刚挠结合印制电路技术

原创 封装技术的驱动力

从历史角度来说，封装一直是一块IC价格不可忽略的部分 ，因此降低封装成本并保持可靠性和性能是许多年来封装工程师的研究焦点。在这段时间过程中，IC技术从20世纪60年代的小规模集成(SSI)过渡到当前的次微最小尺度极大规模集成(VLSI)。由于在过去30年中，封装技术没有跟进IC的性能进展，电子系统性能已经逐渐受限于IC封装。因此，如今封装工程师面临的设计决策正日益由一个市场的系统性能所驱使，这个市场仍然是具有极度的成本敏感性的。

转载 关于HIC、MCM、SIP封装与SOC的区别及工艺分析

HIC、MCM、SIP封装与SOC片上系统

原创 3D封装技术发展

长期以来，芯片制程微缩技术一直驱动着摩尔定律的延续。从1987年的1um制程到2015年的14nm制程，芯片制程迭代速度一直遵循摩尔定律的规律，即芯片上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。但2015年以后，芯片制程的发展速度进入了瓶颈期，7nm、5nm制程的芯片量产进度均落后于预期。全球领先的晶圆代工厂台积电3nm制程芯片量产遇阻，2nm制程芯片的量产更是排到了2024年后，芯片制程工艺已接近物理尺寸的极限1nm，芯片产业迈入了后摩尔时代。

原创 面积阵列封装技术-BGA CSP/Flip Chip

面积阵列封装技术

原创 Small Outline Package（小外形封装）和Quad Flat Package（四边引线扁平封装）

Small Outline Package、Quad Flat Package

原创 Dual In-Line Package（双列直插式封装）和Pin Grid Array Package（针栅阵列插入式封装）

Dual In-Line Package、Pin Grid Array Package

原创 电子封装层次及功能

封装”在电子工程出现并不久远，他是伴随着三极管和芯片的出现而诞生的。集成电路材料多为硅或者砷化镓等，利用薄膜工艺在晶圆上加工，其尺寸及其微小，结构也及其脆弱。为防止在加工运输过程中，因外力或者环境因素造成芯片破坏而导致芯片功能丧失，必须想办法把他们隔离“包装”起来；同时由于半导体元件的高性能、多功能和多规格的要求，为了充分发挥其各项功能，实现与外电路可靠的电气连接，必须对这些元器件进行有效密封，随之出现了封装概念。