今天又学到了一招,在绘制PCB的时候,总是出现[Un-Routed Net Constraint Violation],在PCB的设计文件中查找了三遍,才找到哦。特地写文,记录一下
过程是这样的,在设计一个文件的过程中,需要把文件的TOP的测试点,改成过孔的测试点,所以在自己建立封装的过程中,就是直接把mulite_layter层设计了一个孔,但是没有把空位的属性更改,
重点来啦,重点来啦,重点来啦,重要的事情说三遍。
这就是重点了,把这个勾选上,再次绘制PCB,然后DRC就不会又这个问题了。