AI芯片科普/MAC(Multiplier and Accumulation)是乘累加器

最新推荐文章于 2024-04-12 14:52:27 发布
最新推荐文章于 2024-04-12 14:52:27 发布
阅读量4.9k 收藏 11
点赞数 2
分类专栏： 人工智能 产品
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cy413026/article/details/102931412
版权

目录

 

0.AI芯片最强科普

1.比特大陆 第三代云端AI芯片性能提升6倍，BM1684

2.深度：32家公司决战云端AI芯片！

3.华为AI芯片到底有多强？

4.在手机终端

5.在边缘计算

6.车载场景

0.AI芯片最强科普

云端AI芯片算力要求很高，目前已知单芯片算力最高的是华为昇腾910

在算力方面，昇腾910完全达到了设计规格，即：半精度（FP16）算力达到256 Tera-FLOPS，整数精度（INT8）算力达到512 Tera-OPS；重要的是，达到规格算力所需功耗仅310W，明显低于设计规格的350W。

昇腾 910 是目前为止计算密度最大的单芯片，最大功耗为 350W，半精度为（FP 16）256 Tera FLOPS，比英伟达 V100 的 125 Tera FLOPS 还要高出近 1 倍。若集齐 1024 个昇腾 910，将会出现迄今为止全球最大的 AI 计算集群，性能也将达到 256 个 P，不管多复杂的模型都能轻松训练。

 

1.比特大陆 第三代云端AI芯片性能提升6倍，BM1684

       BM1682 芯片于 2018 年一季度量产发布，峰值算力达到 3TFlops，功耗为 30W，是比特大陆面向深度学习领域推出的第二代人工智能芯片，可脱离 X86 CPU 单独存在，支持客户二次开发，拥有单芯片八路H.264/H.265解码能力，支持视频图像后处理硬件加速，支持以太网、PCIE的多芯片互联，易于横向扩展；相比第一代拥有更高密度的特点，实际性能大幅提升。     

        比特大陆的第三代AI芯片BM1684是如何实现性能的6倍提升？根据官方的说法，BM1684内置张量计算模块TPU，该TPU模块包含64个NPU运算单元，每个NPU包括16个EU单元，总共有1024个EU运算单元。BM1684为视频处理做了特别优化，单芯片最高支持32路H264/H265的解码能力，每秒480帧JPEG/PNG图片编解码，960 fps@1080p视频解码能力，更内置了视频图像前后处理硬件加速模块。(相当于32路 1080P30 fps，但是里面只有两个4k60解码性能的WAVE511，正常只能16路1080p30??)

        BM1684 基于台积电12nm工艺，在16w功耗下，BM1684 FP32精度算力达到2.2 TFlops，INT8算力可高达17.6Tops，在Winograd卷积加速下，INT8算力可提升至35.2Tops。

2.深度：32家公司决战云端AI芯片！

3.华为AI芯片到底有多强？

        昇腾 910 是目前为止计算密度最大的单芯片，最大功耗为 350W，半精度为（FP 16）256 Tera FLOPS，比英伟达 V100 的 125 Tera FLOPS 还要高出近 1 倍。若集齐 1024 个昇腾 910，将会出现迄今为止全球最大的 AI 计算集群，性能也将达到 256 个 P，不管多复杂的模型都能轻松训练。

       实测结果显示，昇腾 910 的半精度 （FP16）算力达到 256 Tera-FLOPS，整数精度（INT8） 算力达到 512 Tera-OPS，且芯片最大功耗仅为 310W，比此前设计规格的 350W 更低。

4.在手机终端

骁龙855在AI性能上真的秒杀麒麟980？噱头而已

高通指出，骁龙855针对CPU、GPU、DSP都进行了AI计算优化，结合第四代AI引擎可以实现每秒超过7万亿次运算（7 TOPs）的AI算力

知乎作者麦克阿摄认为：从7万亿这个数字来看，骁龙855是横扫苹果的A12和华为麒麟980的（根据970的数据，算上980的增幅，可得麒麟980的算力为4.2TOPs

但是苹果A12芯片对外公布的AI算力只有5 TOPS。

以上知乎作者都认为，高通宣称的骁龙855可以达到7 TOPS 算力完全是用来吹牛逼的。

5.在边缘计算

 华为昇腾 310。这个 SoC 属于昇腾的迷你系列，其在最大功耗仅 8w的情况下，整数精度的算力达到 16TFLOPS，同时 310 还集成了 16 个通道的高全高清视频解码器，是目前面向边缘计算产品最强算力的 AI 芯片，也可以用于数据中心的训练和推理。

6.车载场景

 根据丰田公司的统计数据，实现L5级完全自动驾驶，至少需要12TOPS的推理算力 国内某车载芯片公司 最新的车载芯片算力在12TOPS，功耗12-15W左右. 16路1080P30 或者说4路4k30的处理能力。

功耗仅2W、算力达4Tops，地平线发布旭日二代边缘 AI 芯片

7.算力功耗比

华为ascend 910 ：0.6W/T

地平线 旭日二代 ：0.5W/T

bitMain的BM1684 ：0.9W/T

各家都在努力降低到1W/T之内???

cy413026
关注
  • 2
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
解析计算机体系结构中的MACs实现
tugouxp的专栏
02-17 4452
根据上文中的VHDL代码逻辑可以看出，在每个时钟范围内（程序中是上升沿），进行一次浮点乘法和浮点加法运算），所以，如果用常用的FOPS单位衡量的话，一次MAC对应2次浮点计算。所以，如果我们知道一个设备以MACs频次表示的算力，乘以2就表示他的FOPS算力了。比如VIP 0XEE 型号NPU有576个 MAC,主频跑800M，那么它的以MACs数为单位的算例就是 576*800M=460800M = 0.4608万亿 MAC数，再乘以2就是0.92tfops.
乘法器之四（ 乘加器（Sum of multiplication））
weixin_30920597的博客
08-15 1115
3) 乘加器（Sum of multiplication） 乘加模式乘法器的运算结果就是一系列输入数据（乘数）乘以一系列被乘数所产生的部份积的和。 这种乘加结构易于实现MAC（乘-累加）函数，乘累加运算在FIR滤波器等应用中非常常见。乘法器 的每个输入数据（乘数）被乘到一个特定的系数（或者叫被乘数），然后把所有乘积项相加后得到最 终的乘法结果。 在乘加器模式下，每个输入总线每个...
乘积累加运算(Multiply Accumulate, MAC)
qq_39444290的博客
01-09 3402
转自：https://www.mobibrw.com/2019/17864 乘积累加运算(英语：MultiplyAccumulate,MAC)是在数字信号处理器或一些微处理器中的特殊运算。实现此运算操作的硬件电路单元，被称为“乘数累加器”。这种运算的操作，是将乘法的乘积结果和累加器A 的值相加，再存入累加器： 若没有使用 MAC 指令，上述的程序可能需要二个指令，但 MAC 指令可以使...
算力（计算机、芯片、TOPS、DMIPS、MACs等）相关缩写及定义
77wpa的博客
07-05 5117
例如：假设有512MACC运算单元，运行频率为1GHz，INT8的数据结构和精度，算力为512 x 2（2理解为一个MACC为一次乘法和一次加法，为两次运算操作） x 1 GHz = 1000 Billion Operations/Second = 1 TOPS(Tera-Operations/second)。例如，某个模型需要256000个浮点参数定义，转化为bit 乘以32得8192000bit，再除8转化为Byte，1024KB，也就是1M，那么这个模型大小约为1M。
模型性能参数
栋哥修炼日记
05-09 862
一、pytorch使用stat打印网络的参数量==在PC上 #使用官方的模型 import torch import torchvision #或者测试自己搭建的模型 from model_v2 import MobileNetV2 from model_v3 import mobilenet_v3_small,mobilenet_v3_large from ptflops import get_model_complexity_info from model_v1 import MobileNet_V
关于AI芯片的介绍
da.的博客
12-05 4232
1.对几个芯片的认识和了解 2.国内外AI芯片现状
基于二级片内硬件堆栈的后向CFI 验证方法研究，第4章 硬件设计与实现（二）
wcy
04-12 780
基于二级片内硬件堆栈的后向CFI 验证方法研究，第4章 硬件设计与实现（二）
zs.rar_AM_accumulator vhdl_multiplier vhdl_累加器_频zs17com
09-19
乘法器是数字系统中执行乘法运算的电路，它可以是简单的位乘法器或者更复杂的阵列乘法器。在AM调制器中，乘法器可能用于对基带信号和载波信号进行相乘，产生调制后的复合信号。VHDL实现的乘法器可以基于Booth算法、...
基于FPGA的乘累加器
12-22
基于FPGA的乘累加器是这种自定义电路设计的一个实例，它在数字信号处理、图像处理、计算加速等应用中扮演着重要角色。本文将深入探讨FPGA中的乘累加器设计，以及相关的VHDL编程语言。 乘累加器（Multiplier-...
高性能乘累加器的设计研究
12-16
乘法器和乘累加器（Multiplier/Accumulator, MAC）在数字系统中扮演着至关重要的角色，尤其是在高性能微处理器、数字信号处理器（DSP）、图形图像系统、科学计算以及特定数据处理设备中，它们不仅是数据通路的关键...
Atmel推出FMD芯片面向HD-DVD/蓝光笔记本电脑驱动器
11-28
Atmel公司针对不断增长的高清存储市场需求，如HD-DVD和蓝光技术，推出了两款新型FMD（Fixed Multiplier Driver）集成电路——ATR1841和ATR1842，专门应用于薄型和超薄型的笔记本电脑驱动器。这两款芯片的设计尺寸仅...
8bit-Shift-and-Adder--multiplier.rar_VHDL实现乘法器_multiplier vhdl_
07-15
8位乘法器是数字电路设计中的一个基本组件，它在计算机硬件、嵌入式系统以及数字信号处理等领域有着广泛的应用。在这个项目中，我们关注的是一个使用VHDL（Very High-Speed Integrated Circuit Hardware Description...
各种芯片简述以及算力解释：
热门推荐
weixin_42012149的博客
05-24 1万+
给学习做个总结，写的不对处希望大家指出。 芯片算力： 1、TOPS：（Tera/Trillion Operations Per Second）： ①每秒运行10^12（万亿）次，是指GPU的乘积累加矩阵处理器的运算能力： ②影响TOPS的算力因素： 取决于温度与电压，设计电路时，仿真或EDA给出3种分析状态： Ⅰ：WCS：最坏状态，过程慢，温度高，电压低； Ⅱ：TYP：标准状态，标准过程，额定温度，额定电压； Ⅲ：BCF：最佳状态，过程快，低温，高压； Ⅳ：TOPS宣称的算力都是在BCF下
Java累加连乘积_乘积累加运算(Multiply Accumulate, MAC)
weixin_35224206的博客
02-27 813
若没有使用 MAC 指令，上述的程序可能需要二个指令，但 MAC 指令可以使用一个指令完成。而许多运算(例如卷积运算、点积运算、矩阵运算、数字滤波器运算、乃至多项式的求值运算)都可以分解为数个 MAC 指令，因此可以提高上述运算的效率。MAC指令的输入及输出的数据类型可以是整数、定点数或是浮点数。若处理浮点数时，会有两次的数值修约(Rounding)，这在很多典型的DSP上很常见。若一条MAC指令...
【DSP视频教程】DSP视频教程第10期：DSP运算加速的精髓，含SIMD指令，饱和运算指令和浮点以及定点的MAC乘累加指令
Simon223的博客
08-16 737
【DSP视频教程】DSP视频教程第10期：DSP运算加速的精髓，含SIMD指令，饱和运算指令和浮点以及定点的MAC乘累加指令 Cortex-M内核单片机的DSP加速全靠这些指令实现的加速，并跟大家介绍下DSP源码是如何实现加速的。...
MAC计算方法
一米阳光只为彼岸花开
11-14 1万+
MAC域（128域）为按照DES算法计算MAC得到的8字节二进制数据的前半部分（4字节二进制数），表示成16进制字符串形式（8个16进制字符）。具体如下： 参与报文校验码（MAC）的数据由三部分产生：初始数据，原始数据，补位数据。 MAC算法如下： 1）算法定义：采用DES CBC算法。 2）初始数据：0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00。 3）
卷积层的算力评估(MACC和FOPS)
tugouxp的专栏
02-14 2948
以比较简单的lenet网络模型为例，我们尝试推导主要算子的算力计算公式，并看一下它的各层理论算力要求。 lenet网络结构 以第二层为例，他的输入尺寸是1*28*28*1的一张feature map,卷积核为 5*5*1,stride_h和stride_w均为1， pad_h,pad_w均为0，说明不做padding，输出feature map会缩小。 卷积层的算力评估方法 卷积模型，典型的卷积层计算如下图所示： 卷积算力计算 每做一次卷积，生成一个右图中的黄色方块，假设卷积
Deep Coral源码（深度相关性学习）
最新发布
07-25
Deep Coral（深度相关性学习）迁移学习网络资源 Deep Coral是一种先进的迁移学习技术，专注于通过学习源域和目标域之间的相关性来提高模型的泛化能力。这种方法在处理不同数据分布的问题时表现出色，尤其是在无监督领域自适应的场景中。 Deep Coral网络核心特点： 相关性学习 - Deep Coral通过学习源域和目标域特征之间的相关性，减少领域差异，提高模型的泛化能力。 无监督学习 - 该方法无需目标域的标签信息，即可实现有效的领域自适应，适合标签稀缺的场景。 灵活性 - 该网络结构灵活，可以适用于多种不同的迁移学习场景，包括但不限于图像分类、语义分割等。
vhdl乘法累加器
05-31
以下是一个简单的 VHDL 乘法累加器的例子： ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity multiplier is Port ( clk : in STD_LOGIC; rst : in STD_LOGIC; a : in signed(7 downto 0); b : in signed(7 downto 0); c : in signed(7 downto 0); p : out signed(15 downto 0)); end multiplier; architecture Behavioral of multiplier is begin process(clk,rst) begin if rst = '1' then p <= (others => '0'); elsif rising_edge(clk) then p <= resize(a,16) * resize(b,16) + c; end if; end process; end Behavioral; ``` 这个例子中，我们定义了一个乘法累加器，它有三个输入和一个输出。输入 `a` 和 `b` 是两个乘数，输入 `c` 是一个累加器的初始值。输出 `p` 是乘法累加器的结果。 在 `process` 过程中，我们检测到 `rst` 信号是否为高电平。如果是高电平，则将输出 `p` 的值清零。否则，在时钟上升沿时，我们将输入 `a` 和 `b` 扩展为 16 位，然后进行乘法运算，并将结果加上输入 `c`。最终的结果保存在输出 `p` 中。 这个例子中使用了 `signed` 类型，它是 `numeric_std` 库中定义的有符号数据类型。我们还使用了 `resize` 函数将输入扩展为 16 位。这些函数和类型在 `numeric_std` 库中定义，所以我们需要在代码的开头引入这个库。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值