4.自制操作系统: risc-v 加载存储指令

已于 2022-03-01 09:52:58 修改
阅读量2.9k 收藏 8
点赞数 1
分类专栏： risc-v bare metal 文章标签： risc-v
于 2022-02-28 20:04:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dai_xiangjun/article/details/123190485
版权
本文深入探讨了RISC-V架构中的加载和存储指令，包括LA、LB、LD、LH、LHU等加载指令的使用，以及SD、SW、SH、SB存储指令的实践。同时，文章还特别介绍了LR/SC这对特殊指令，阐述其在构建无锁数据结构中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

加载指令

指令名称

功能

ISA

 type

用法

含义

LA

地址加载

RV32I/RV64I 

伪指令

la rd, symbol

将 symbol 的地址加载到 x[rd]中。当编译位置无关的代码时，它会被扩展为对全局偏移量表(Global Offset Table)的加载。 对于 RV32I， 等同于执行 auipc rd, offsetHi，然后是 lw rd，offsetLo(rd);对于 RV64I，则等同于 auipc rd， offsetHi 和 ld rd, offsetLo(rd)。如果 offset 过大，开始的算加载地址的指令会变成两条，先是 auipc rd, offsetHi 然后是 addi rd, rd, offsetLo

LI

立即数加载，

RV32I/RV64I 

伪指令

li rd, immediate

使用尽可能少的指令将常量加载到 x[r
了解本专栏 订阅专栏 解锁全文 超级会员免费看
9. 自制操作系统: risc-v内存相关介绍
Do one thing at a time, and do well.
04-02 5249
Memory Ordering RVWMO内存一致性模型 RISC-V使用一种名为“RVWMO”(RISC-V弱内存排序， RISC-V Weak Memory Ordering)的内存模型，旨在为架构师提供灵活性，以构建高性能可伸缩的设计，同时支持易于处理的编程模型. 在RVWMO下，从同一hart上的其他内存指令的角度来看，运行在单个hart上的代码似乎是按照顺序执行的，但来自另一个hart的内存指令可能会观察到第一个hart上的内存指令以不同的顺序执行。因此，多线程代码可能需要显式的同步.
10.4 自制操作系统: risc-v 虚拟内存系统
Do one thing at a time, and do well.
04-12 3439
Sv32 全称： Page-Based 32-bit Virtual-Memory Systems 当Sv32是被写入到satp.MODE时，s-mode是在一个32-bit的虚拟内存系统。在这种模式下，supervisor和user虚拟地址通过遍历基树页表转换为supervisor物理地址。 当 SXLEN=32 时支持 Sv32，并且旨在包含足以支持现代基于 Unix 的操作系统的机制。 Addressing and Memory Protection （寻址和内存保护） Sv32 实现支持
riscv指令集.xlsx
08-17
用excel的详细的描述的riscv指令集的结构，功能，是非常好的riscv学习。
RISC V整理 之 LD/SC
zivzhang80的博客
06-02 1630
SC.W 有条件地将 rs2 中的字写入 rs1 中的地址：只有预定仍然有效且预定集包含所写入的字节，SC.W 才会成功。如果在 LR 和 SC 之间观察到来自另一个 hart 到预留集的存储，则 SC 可能失败，如果在 LR 和 SC 之间的程序顺序中没有其他 SC，则 SC 可能成功。如果在 LR 和 SC 之间观察到除 hart 以外的设备写入到 LR 指令访问的字节，则 SC 可能失败。请注意，此 LR 可能具有不同的有效地址和数据大小，但将 SC 的地址作为预留集的一部分保留。
risc-v指令集
Leo ICer的博客
06-28 1584
la x18，symbollwu x19，0x00（x18）bnez x19，pass x.sync
RISC-V计算机体系架构的内存操作指令类
tanxiezang5399的博客
07-09 388
instructions
RISC-V常见指令详解-计组
m0_72379992的博客
11-28 4447
注意：由于I型指令中仅有rs1，没有rs2，所以该类型指令的第二个操作数一定是立即数，第一个操作数一定是用寄存器地址表示。把寄存器rs1的值存入地址为寄存器rs2的值加offset的主存中，其中offset = imm，imm是12位补码。从地址为寄存器rs1的值加offset的主存中读一个双字，注意算式 (rs1+offset) 的寻址单位是。其中offset = imm，imm是12位补码。注意offset是13位有符号数，用补码形式存储。注意offset是20位有符号数，用补码形式存储。
8.2 自制操作系统: risc-v Machine寄存器说明mstatus和mstatush
Do one thing at a time, and do well.
03-09 5859
机器模式下的CSRs 寄存器名字 全称 权限 功能 描述 misa Machine ISA Register misa WARL read-write ...
8.7 自制操作系统: risc-v Machine寄存器mscratch/mepc/mcause/mtval
Do one thing at a time, and do well.
04-01 6602
mscratch 全称： Machine Scratch Register，不晓得这里scratch该如何翻译，姑且就翻译成机器模式临时存储寄存器。 mscratch寄存器是专用于机器模式的mxlen位读/写寄存器。通常，它用于保存指向机器模式hart-本地上下文空间的指针，并在进入m模式trap处理程序时与用户寄存器进行交换。 mepc 全称:机器模式异常程序计数器( Machine Exception Program Counter) mepc是一个MAXLEN-bit的...
RISC-V 指令集介绍
热门推荐
qq_57502075的博客
07-31 1万+
rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。
RISC-V 压缩指令集手册 中文版
03-09
介绍了RISC-V体系结构中的压缩指令集，有很多有用的指令以供参考。中文版
RISCV--汇编指令
yuqian20122013的博客
01-26 2800
la a0, _start //把 _start地址放到a0 li a1, 1 // 把立即数1 放到a1 slli a1, a1, 29 //这里的值是 a1的值<<29 值放到a1 bleu a1, a0, _start0800 // a1 < a0,跳转到_start0800 srli a1, a1, 2 // a1 >>2 a1的值 右移2 后值放到a1 lw: 从数据存储器中取数据写进寄存器 sw:将寄存器中的值写入数据存储器 ...
RISC-V MCU ld链接脚本说明
Zhu_zzzzzz的博客
05-20 1184
1、什么是ld链接脚本？ 通常，程序编译的最后一步就是链接，此过程根据“*.ld”链接文件将多个目标文件(.o)和库文件(.a)输入文件链接成一个可执行输出文件(.elf)。涉及到对空间和地址的分配以及符号解析与重定位。 而ld链接脚本控制这整个链接过程，主要用于规定各输入文件中的程序、数据等内容段在输出文件中的空间和地址如何分配。通俗的讲，链接脚本用于描述输入文件中的段，将其映射到输出文件中，并指定输出文件中的内存分配。 2、ld链接脚本的主要内容 2.1 链接配置(可选) 常见的配置有
RISC-V汇编指令
青山渺渺
07-23 3838
写在最前面：这一篇是UC Berkeley的CS61C的笔记，根据我自己的理解进行学习记录，其中贴的一些图片来自于课程PPT。了解汇编之前，我们需要先了解为什么需要汇编？以下是我的理解：机器执行的命令都是些二进制的机器码，我们需要对机器进行编程需要记住这些机器码，这是对于程序员很不友好的，所以前人就用一些汇编指令取替代这些机器码，代码写完之后再使用编译器生成这些机器码，所以汇编是为了简化编程而创造出来的。汇编代码一般使用.S结尾，表示source file；汇编翻译出的机器码用.o。
RISC-V流水线CPU 计算机组成与设计第四章第二部分
Photice的博客
06-12 2973
流水线是一种能使多条指令重叠执行的实现技术。以洗衣系统为例，流水线可以提高洗衣系统的吞吐率，它不会缩短洗一次衣服的时间，但是当有很多衣服需要洗时，吞吐率的提高减少了完成整个任务的时间。同样的原理也可以用于处理器，即采用流水线的方式执行指令。RISC-V指令通常包含五个步骤：所有的流水线阶段都需要一个时钟周期，所移流水线的时钟周期必须足够长以满足最慢的操作。**硬件不支持多条指令在同一周期执行。**因缺乏硬件支持而导致指令不能在预定的时钟周期内执行的情况。**由于一个步骤必须等待另一个步骤完成而导致的流水线停
制作一个RISC-V的操作系统八-内存管理（内存管理分类 链接脚本 ld 脚本语法 从ld 脚本获取符号值 基于page级别实现动态分配 管理heap区域各个page的状态 动态分配（页级别） 代码）
llovewuzhengzi的博客
03-31 1086
汇编中可以使用链接脚本中的符号来赋值，只不过要当链接后才会生效，即生成目标文件时并不会赋值成功（该符号会被识别为未定义符号（Undefined symbol）表示该符号在当前目标文件中没有定义，在链接阶段会被解析为其他目标文件中定义的符号。data段里声明了一个变量, 这个变量的值会被包进ELF里，ELF文件里会包括这个变量的符号与值，但是如果比如编译器发现, 你有些变量一开始是0, 编译器就可以只存他们的符号, 不存值(反正都是0), 把他们都放到BSS段中（就是在heap中动态分配page级别的大小。
RISC-V （二）汇编语言编程
weixin_44194690的博客
07-28 2039
汇编语言是一种“低级”语言。汇编语言的缺点：-难度-难写-难移植汇编语言的优点：-灵活-强大汇编语言的应用场景-需要直接访问底层硬件的地方-需要对性能执行极致优化的地方汇编文件一般后缀为.S或.s，.S包含了预处理的语句，.s就是纯粹的汇编语句。一个完整的RISC-V汇编程序有多条语句（statement）组成。打方括号表示可选。-label表示一个标号，必须以":"结尾。label相当于一个地址，给这个地址起了个名字。是这条指令存放在内存的地址。
【RISC-V操作系统】从零开始写一个操作系统（七）RISCV汇编语言编程
wuyi的个人博客
04-04 1323
上一篇留下的负数加法可以看到在寄存器中的表现就是如此了，x7是-2，x5是-1。这里不多说，大家复习补码的概念即可。来看看减法：sub使用make code 反汇编：尝试将b3 05 95 00 （低地址到高地址）反汇编：实际指令：00 95 05 b3 =》0000 0000 1001 0101 0000 0101 1011 0011对照表可以看出是加法操作的寄存器为x9,x10,x11，x11=x9+x10。
深入剖析RISC-V指令：类型、编解码与工作原理
最新发布
JInx299的博客
02-21 1399
在现代计算机中，指令是硬件与软件沟通的核心语言。本文将以RISC-V 32位处理器为例，深入探讨指令的基本概念、不同类型的指令操作以及指令的编解码方式，从硬件实现角度解读计算机的工作原理
自制16位CPU：从零开始的RISC指令集教程
"本文将介绍如何制作一个简单的16位CPU，主要涉及计算机组成原理、数字电路基础和RISC指令集。通过一个故事讲解CPU的诞生背景，以及通过实例解析CPU的基本运作机制。" 制作一个16位CPU涉及到的知识点非常广泛，包括...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

byd yes

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值