一、组合逻辑
真值表
积之和范式
布尔代数
卡诺图
tPD、tCD
二、时序逻辑
D Latch (电平触发)
D Flip-Flop(上升沿)
FSM(Moore and Mealy Machines)
Metastability
Synchronizers
MTBF
参考书目:
1、Digital Design and Computer Architecture
一、组合逻辑
真值表
积之和范式
布尔代数
卡诺图
tPD、tCD
二、时序逻辑
D Latch (电平触发)
D Flip-Flop(上升沿)
FSM(Moore and Mealy Machines)
Metastability
Synchronizers
MTBF
参考书目:
1、Digital Design and Computer Architecture