Quartus流水灯的设计verilog代码青创QC-FPGA开发板

名称：Quartus流水灯的设计verilog代码青创QC-FPGA开发板（文末获取）

软件：Quartus

语言：Verilog

代码功能：流水灯的设计 设计一个流水灯,用4个LED进行花式显示,有4种显示模式:①从左到右个点亮LED②从 右到左通个点亮LED;③从两边到中间通个点亮LED;④一亮一灭的闪烁。可对显示暂停、复 位,并用数码管显示丨~4对应的模式;显示的频率分为快、慢两种。

本代码已在青创QC-FPGA开发板验证，青创QC-FPGA开发板如下，其他开发板可以修改管脚适配：

工程文件

程序文件

程序编译

RTL图

管脚分配

部分代码展示:

//流水灯控制
module liushui(
input clk,//48MHz
input rst_n,//复位
input stop_n,//暂停
input change_n,//切换模块
input speed,//显示频率切换
output [2:0] led,//3led 高亮
output [3:0] weixuan,//位选,高电平亮
output [7:0] duanxian//段选,高电平亮
);
wire clk_div;//100Hz
wire [3:0] mode_num;//模式1~4
//分频模块,48M分频到100Hz
div i_div(
. clk(clk),//48MHz
. clk_div(clk_div)//100Hz
);
//流水灯控制模块
water_lamp i_water_lamp(
. clk_div(clk_div),//100Hz
. rst_n(rst_n),//复位
. stop_n(stop_n),//暂停
. change_n(change_n),//切换模块
. speed(speed),//显示频率切换
. mode_num(mode_num),//模式1~4
. led(led)//3led 高亮
);
//数码管显示模块
display i_display
(
. clk(clk),//48MHz
. mode_num(mode_num),//模式1~4
. weixuan(weixuan),//位选,高电平亮
. duanxian(duanxian)//段选,高电平亮
);
endmodule

完整代码

 扫描文章末尾的公众号二维码