----在高速电路中,工程师常常建议在高速总线上加33Ω串联电阻,理由有三: 用于阻抗匹配可以降低电压波动与振铃效应,减小信号边沿陡峭程度,减少高频噪声及过冲也方便调试 我在调试DSP6713访问SDRAM总线时,使用时钟频率50MHz。 第一个PCB版本使用0Ω串联电阻,测试SDRAM没有问题,但第二版PCB使用0Ω发现EMIF的时钟波形出现异常,读取SDRAM数据也出错。出错
DSP-BIOS使用入门
最新推荐文章于 2023-09-18 20:23:04 发布