- 博客(1)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Xilinx FPGA配置clocking时钟动态相位输出
开发平台基于Vivado2017.3，器件使用的是Kintex7。先贴个时序图：如何动态配置clocking输出时钟相位，首先在ip核设置界面，勾选Dynamic Phase Shift，在左侧接口总览里面可以看到多出来4个信号，psclk：用于相移控制信号的驱动时钟，psen：控制相位偏移的使能信号，psincdec：用于相位正负偏移的信号，1表示正向偏移，0表示负向偏移。最后psd...
2018-12-29 16:55:58
10592
4
axi_master_bram_rw_20191207.rar
一个简单的handshake接口转axi lite接口读写BRAM的例子，通过一个带handshake接口的模块，将其转换成axi lite接口模块，并对BRAM进行读写测试。
2019-12-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人