硬件系统工程师宝典(27)-----MOSFET、BJT搭配,干活不累

文章介绍了BJT与MOSFET(NMOS,PMOS)在电路设计中四种常见的配合方式,包括NPN+PMOS、PNP+PMOS、NPN+NMOS和PNP+NMOS的电路结构与工作原理。重点讨论了这些组合如何控制MOSFET的导通和闭合,以及在电源控制和电流方向上的考虑。同时,提到了MOS管的导通电阻与温度的关系以及并联MOS管实现电流均衡的策略。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

各位同学大家好,欢迎继续做客电子工程学习圈,今天我们继续来讲这本书,硬件系统工程师宝典。上篇我们说到场效应管的原理是通过“监测”栅极和源极间电压来实现控制漏极-源极之间电流的目的。今天我们来讲讲场效应管如何和BJT搭配设计控制电路。

在电路设计中,一般BJT会配合MOSFET来实现MOSFET漏极和源极之间的导通和闭合,BJT和MOSFET常用的配合有四种,分别是:NPN型BJT+增强型PMOS、PNP型BJT+增强型PMOS、NPN型BJT+增强型NMOS和PNP型BJT+增强型NMOS。

NPN型BJT+增强型PMOS

NPN型BJT+增强型PMOS适用于控制信号是高电平时,控制电路如下图所示:

​NPN型BJT+增强型PMOS控制电路

上图电路中,PMOS的源极S接Input信号端,漏极D接电路后面的负载。一般在电源控制电路中,Input为某一电平的电源,Output是另一个需要时序控制的电源,受Enable信号控制,此电路在很多电子系统上电时序控制的电路中应用广泛。

该电路的工作流程:当Enable控制信号为低电平时,此时Q1处于关断状态,集电极和发射极处于断开状态。那么,Q1的集电极通过电阻R1上拉到Input高电平,同样U1的栅极为高电平,Vgs没有满足导通条件,PMOS此时处于关断状态,Output没有信号输出。当Enable控制信号为高电平时,

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

电子工程学习圈

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值