电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记--章12 数字电路的辐射

1, 继续对Henry W Ott 写的《电磁兼容工程》这本书进行读书笔记记录。

强烈推荐英文原版，原版可能更容易读懂。

2，本博客是这本书的读书笔记，它不是对书的直接翻译，主要记录阅读这本书时自己对书的理解。目的是为了加深对EMC的理解，后续可以经常翻看，以免忘记。

3， 因为阅读的过程是跳跃的，不会从书的第一页到最后一页，所以记录的过程也不是从第一章开始。本笔记就从第12章开始。

以下是笔记的内容：

https://blog.csdn.net/dylanZheng/article/details/124874191
————————————————

当前法规条件下，EMC工程在将电子产品推向市场的过程中扮演很重要的角色。通常，在产品推向市场的进程中，产品的功能不是主要的问题，主要的问题是通过EMC所要求的测试。

控制数字系统的辐射，和设计一个数字逻辑电路一样复杂和困难。应该一开始就把辐射控制当做是一个设计上的问题，而且它应该在整个产品设计的过程中获得足够的工程投入。

这个章节对辐射进行建模，并且指出辐射所依赖的一些参数。它也提供了一种预测辐射的方法。这个方法是根据一个信号特性的功能和系统的物理属性得出的。知道了各种影响辐射的参数可以帮助开发相应的技术，来最小化这些影响。

数字电路的辐射可以按照差分模式或者共模模式来进行。差分模式辐射就是电路正常操作的结果，它是由电流流经电路的环路引起的，其中电路环路是由电路的导体构建成的，如图12-1.

 这些电路回路（环路）相当于一些小的环路天线，它们主要对外辐射磁场。虽然这些信号回路对于电路的功能是必需的，但是它们的大小和面积必须在设计的过程中得到控制，使得对外辐射最小。

然而，共模辐射是电路中的寄生现象的结果，它是由在导体中的不想要的电压降造成的。差分模式的电流流过地平面中的阻抗，会在地平面上产生一个电压降。当外部的电缆连接到这个系统中时，这些线缆就会被这个共模地电压差驱动，形成天线，对外主要辐射电场信号，如图12-2所示。

因为这些寄生阻抗（地平面阻抗）不是故意设计到系统中去的，也没有记录在文档中。所以共模辐射经常很难理解和控制。在设计电路的过程中，必须按照一定的步骤，来提供一些方法，处理共模辐射问题。

12.1 差分模式的辐射

差分辐射可以建模为一个小环路天线。对于一个区域面积为A的小环路，它携带的电流为Idm，在远端，距离为r的自由空间点测量，电场强度E的公式如下：

其中， E的单位是伏特/米. f的单位是赫兹，A的单位是平方米，Idm的单位是安培，r的单位是米，θ是观察点和回环所在平面的垂直面之间的夹角（按：是图12-3中观察点和Z轴的夹角吗？）

一个小小的环路，当它的周长小于波长的1/4，那么它所有的电流都是同相位的。而大回环，不是所有的电流都是同相的，因此，存在一些电流，将会减少，而不是增加整体的辐射强度。

如图12-3所示，一个小环路天线在自由空间形成的辐射模式就是一个torus（甜甜圈形状）。最大的辐射来自于环路的边上，和环路在同一个平面。在垂直于环路平面的方向（Z轴方向），没有任何辐射。因为这个电场在环路平面是有极性的，所以它最大的电场将会通过一个接收天线被检测到，这个接收天线和环路有相同的极性。如图12-3所示。

当环路的周长增加到大于1/4波长时，它的辐射模式就不再是图12-3所示的模式。当一个环路的周长等于波长时，它的辐射图会旋转90度，因此最大的辐射发生在垂直于环路平面的方向上。结果，小环路的最小辐射方向变成了大环最大辐射的方向。

尽管公式12-1是从圆形环路电路推导出来的，它同样适用于任何形状的环路，因为对于小环路来说，辐射的幅度和辐射的模式主要取决于环路面积而不是环路的形状。即所有有相等面积

的小环路，具有同样的辐射，而不管它的形状。

公式12-1中的第一个要数是介质常量， 由传播介质的决定——这里是自由空间。第二个要数定义的是辐射源的特性，即环路的特性。第三个要数代表的是当辐射场从源头传播出来后的衰减。最后一个要数是测试点所在垂直平面和环路平面的夹角，即图12-3中和Z轴的夹角。

公式12-1只是适用于自由空间的小环路辐射，而且附近没有其他物体的表面反射。然而，大部分的电子产品的EMC辐射测试地点，是在一个地平面之上的空旷区域，而不是在自由空间。地平面的反射也需要考虑到。地平面的反能够增加多达6dB的辐射测试量。考虑到这个反射，公式12-1必须乘以因数2. 那么在距离为r，和环路同一平面（𝛉=90度)的观测点的辐射，即公式12-1可以重新写为：

公式12-2表面了辐射和电流，环路面积以及频率的平方成正比。

对于3m测试距离，上面公式可以写为：

因此，环路的差模辐射可以通过以下的方式来控制：

1，减少信号电流

2，减少信号频率以及信号的谐波分量

3，减少环路面积。

对于其他非正弦波形信号，必须通过傅里叶变换得到波形的傅里叶级数，再带入公式12-3.

12.1.1 环路面积

数字系统的设计中，控制差分辐射的主要方式是最小化环路面积。这意味着将信号线和它们的地回路信号尽可能靠近。特别注意的是时钟信号，背板接线以及设备互联的线缆。

例如一个25mA， 30MHz的信号电流，沿着一个大约10平方厘米的环路流动，在距离3米处测试到的电场强度是197 uV/m. 这个电场强度几乎是标准中定义的商业类别B的允许值的2倍。

不超过标准中定义的辐射强度条件下，可以通过公式12-2来计算最大的环路面积：

其中E是允许的辐射最大值，单位mv/m, r是测试点和环路的距离，单位m。f是信号频率，单位MHz，I是电流大小，单位mA，A是环路面积，单位平方厘米。

例如，一个25mA的电流，频率30MHz，它在距离3m的位置，限制的辐射是100uV/m时（FCC和CISPR 类别B的限制值），允许的最大的环路面积是5平方厘米。

12.1.2 环路电流

如果环路电流大小是知道的，那么很容易使用公式12-2来预测辐射。但是实际上，电流大小是很难能够精准获得的。所以，电流的大小需要通过建模，测量或者通过一定方法预估得到。电流的大小取决于源端的阻抗，以及负载阻抗。

环路电流可以通过一个很大带宽的电流探测器测试得到。这个可能需要将信号线隔开，并串联上探测器。

12.1.3 傅里叶级数

因为数字信号使用的是方波，所以在计算辐射之前，需要知道电流的谐波分量。对于一个对称的方波信号（实际是一个梯形波），如图12-4所示，

它的d第n个谐波分量通过如下公式计算：

其中I是图12-4中方波电流的幅度， tr是信号上升沿时间，d是占空比[（tr+to）/T].T是周期时间，n是需要计算的第几个分量。公式12-5假设上升沿和下降沿时间相等。如果他们不相等，那么，使用两者之间更小的那个数值，来考虑最坏的情况。

对于一个占空比为0.5的方波，第一个谐波（基频分量）的幅度是I1=0.64I，而且只存在奇数谐波分量。正常情况下，上升沿tr会远远小于周期T。图12-4展示了一个对称方波的谐波分量构成的外型图（envelope of the harmonics）. 谐波分量幅度随着谐波频率的上升而下降，下降的斜率是20dB每10倍频。这个速度一直下降到1/𝛑tr。超过频点1/𝛑tr之后，按照40dB每10倍频的速度下降。这个说明，随着上升沿时间的增加（信号变慢），高频谐波分量的电流幅度是下降的。

差分辐射总量可以这么计算： 首先按照公式12-5计算出每一个谐波分量的电流强度，然后把电流强度和对应的谐波频率代入到公式12-2，计算出这个谐波的辐射。依次类推，计算出每一个谐波分量的辐射。

公式12-2中信号辐射是和频率的平方成正比，即信号的辐射是随着频率增加按照40dB每10倍频的速率增加，而公式12-5中谐波分量是按照20dB下降的，所以将公式12-5的结果代入到12-2后，结果是辐射强度按照20dB每10倍频的速率上升，一直到频点1/𝛑tr。之后，信号的辐射将保持常数，和信号频率无关，如图12-5所示。

图12-5清楚的表明了上升沿时间对信号辐射的重要影响。上升沿时间决定了辐射强度的转折点，在转折点之上的频率信号，它们辐射强度不在随着频率增加而增强。为了最小化辐射，需要在保证电路功能的基础上，尽可能增加上升沿的时间（减慢信号的上升过程）。

举个例子，在3m距离测试一个6MHz的时钟，信号上升沿4ns，信号环路面积10平方厘米，它的信号辐射如图12-6所示。环路信号是一个最大峰值35mA的方波。

12.1.4 辐射的外型图

如果知道频率，峰值电流，上升沿时间以及环路面积，那么如图12-5的信号辐射外型图可以很容易被估计出来。因为外型图的形状已经知道了，所以只需要计算辐射信号在基频点上的幅度。（附：只要知道图12-5的第一个点f1对应的幅度，在根据tr计算出拐点位置，那么整个图形就可以画出来）。对称方波的基频点的傅里叶级数是I1=0.64I，其中I是方波的幅度。

将0.64I的数值代入到公式12-2中，就可以计算出对称方波的基频幅度。

12.2 控制差分模式的辐射

12.2.1 PCB板的设计

控制差分模式辐射信号强度的起始点在开始PCB设计时。为了降低成本，当开始设计板子的时候，必须考虑到辐射的控制情况。

当通过设计PCB来控制辐射时，设计者应该最小化信号的环路面积。想要控制所有信号和瞬态电源电路形成的环路面积是一项非常非常艰巨的（而不可行的）任务。幸运的是，不需要单独去处理每一个环路。最关键的信号回路应该单独分析，而其他大部分非关键信号环路，只需要按照比较好的走线规则实践即可。

最关键的信号环路是这些环路：工作在最高频率的电路和周期信号所在的位置电路。

为什么周期性这么重要？可以通过下面的方式理解：

一个有一定面积的环路，它携带一定量的电流，那么它只能辐射出这么多的能量。如果所有的能量都在一个频率上，或者在非常有限的几个频点上，那么在每一个频点上的幅度将会非常的高。如果这些能量是分散在很多的频谱上，那么在每一个频点上的能量幅度将会低得多。因为时钟信号往往是系统中的最高频率，而且是周期信号，它的大部分能量将会聚集在几个窄带频率上，因此在这些频率上，信号的幅度会比较大。

图12-7A展示的是一个典型的数字系统的辐射信号频谱图，12-7B显示的是同样的电路，但是只有时钟信号运行时的频谱图。两种情况下，最大的辐射信号基本上是相同的。然而12-7B对应的电路，其中95%或者大部分的电路都是不工作的。大部分情况下，时钟信号的谐波分量的辐射将超过大部分其他电路的辐射.

时钟信号应该优先布线，而且尽最大努力将它们按照最小环路面积的方式布线。时钟信号线的长度应该最小化，同样过孔的数量也要最少。在一个多层PCB板上，时钟信号应该紧挨着一个没有被分割的地平面或者电源平面。时钟信号线所在的层和参考层的距离尽可能的小。

在双面板上，时钟信号线应该紧挨着地回路信号。时钟信号走线再怎么重视都不为过。

当然，时钟信号不是系统中唯一的周期信号。其他的锁存或者控制信号也有可能是周期的。在一个微控制器系统中，一些关键的周期信号包括，时钟（CLK），地址锁存（ALE），行地址锁存（RAS）,列地址锁存（CAS）等等。在这本书中，当时钟的概念被使用时，它不单单指时钟信号，也包括其他任何高频周期信号。

为了防止时钟信号耦合入连接到PCB的线缆中去，时钟电路应该远离系统的输入输出电缆和电路。

为了最小化串扰，时钟走线不应该和数据总线（或者信号导线）长距离并行走线。

地址总线和数据总线是除了时钟信号第二个需要特别关注的信号。因为它们经常携带比较大的电流，而信号辐射和信号电流大小成正比。尽管它们没有时钟信号那么重要，他们的环路面积应该仔细检查，保证面积最小化。同样，多层PCB板上，它们应该紧挨着一个参考平面走线。

在双面板上，至少有一个地回路信号走线紧挨着每一个数据信号组或者地址信号组。这个地回路信号最好紧挨着低位信号线（即A0或者D0）。因为低位信号线往往携带最高频率的信号电流。对于其他的一些信号环路，它们的面积可以通过使用一个地栅格或者地平面来控制，这样做同样减少了内部电路产生的噪声（见章10和章11）。

线路驱动器和总线驱动器也是一个辐射来源，因为它们经常携带很大电流。但是因为这些信号的随机特性，它们产生宽带噪声，每一个带宽单位上会有更少的能量。总线和线路驱动器应该放置在靠近他们驱动的线缆附近。驱动PCB上线缆的驱动器应该靠近连接器。用来驱动板子之外的负载的线路驱动集成芯片，不能用来驱动板子上的其他电路。

另外一个比较重要的辐射来源是数字逻辑改变状态时的瞬态电源信号的电流。因为这些回路虽然很小，但是携带的电流很大。这些回路可以通过恰当的去耦技术来控制，如章11所讨论的。

差分模式的辐射强度正比于信号频率的平方，通过最小化回路面积来控制它。而回路面积主要是PCB的布局布线决定的。在过去的5到10年时间，系统的时钟频率增加的非常快，可能是按照10的倍数或者更大的数字增长。然而可以减少环路面积的PCB技术，发展的很慢，可能只有2的倍数。

因此信号的辐射问题可能增加了100倍难度，而我们处理它以减少环路面积的技术，只是增加了2倍。因此，如果想要控制辐射强度，而不能通过屏蔽PCB的方法，那么我们必须寻找可能的不是传统的技术来减少辐射。这其中有两种技术：抵消回路和时钟信号扩频。

12.2.2 抵消回路

如果我们不能将环路弄的很小，那么我们能不能找到一种方法， 画两个能够互相抵消的回路？考虑时钟信号走线的情况以及它的地回路，如图12-8A所示。这个环路的辐射将是环路面积和环路中电流的函数。如果因为PCB技术受限，图中的走线已经是印制线能到达最近的距离，那么我们不能够进一步减少辐射了，除了使用屏蔽PCB。

然而，考虑如图12-8B所示的布线。这里，我们有一根时钟线，和两个地平面回路，两个回路分别在信号线的两边。因此，我们有两个回路，每一个回路都有相同的环路面积（如图12-8A中所示的面积）。如果这两个回路走线是关于时钟信号线对称的，那么回路电流将被分流到相同的两个通道。因此，图12-8B中下面的回路将只有图A中电路一半的电流，它产生的辐射只有一半，或者减少了6dB。

当然，图12-8B中另外一半的辐射存在于上面的那个回路通道中，而且它产生的辐射和下面的回路一样多。但是，请注意，在上面回路中的电流是逆时针方向的，而下面回路中的电流是顺时针方向的。因此，来自上面回路中的辐射并不会叠加到来自下面回路的辐射，而是互相抵消。这种抵消可能不是非常完美的，但是它总是非常好的。因此图B将会比图A减少20+dB的辐射。

图12-8显示的走线可以考虑印制在同一层PCB上或者不同的层上。后者表示的就是一个时钟信号印制在一个中间层上，这个中间层落在两个地平面之间。

12.2.3 抖动处理时钟

另外一种减少辐射的方法（没有减少环路面积）是扩展辐射的频谱，这种情况下，在任何频点的辐射幅度将会减低。这种辐射的扩频的技术可以通过使用抖动处理的方式实现，即扩频时钟信号。我们将要做的基本上就是对时钟信号进行频率调制。

时钟抖动处理就是按照低频速率，故意对时钟频率进行一点点改变。这会分散时钟信号能量到一定的频域，从而减少原来时钟辐射信号在某一个频点的峰值幅度。通过优化设计，通过这种方法，辐射可以减少大约15dB。一般减少的幅度在10到14dB范围之内。需要注意的是，如果基频移动100KHz，那么第二谐波分量会移动200KHz，第三谐波会移动300KHz.其他谐波以此类推。

辐射减少的程度是去抖动的波形和频率偏移量的函数。最优模型波形不是常见的标准波形，而是一种如图12-9所示的波形，它经常被称为“”Herskey之吻“”。然而这个模型波形是由Lexmark在1997年申请的专利。可以查看其它资料或者更多关于模型的特性。

”Herskey之吻“的波形和一个三角波的波形差别不是很大。使用三角波调制波形，只是比”Herskey之吻“的波形，性能上减少几个dB。因此，大部分时钟去抖动处理使用的都是三角波。

一个典型的扩频时钟信号有如下特性：

调制波形：三角波

调制频率：35KHz

频率偏移： 0.6%

模型方向： 向下

辐射减少量： 12dB

应该注意到虽然有一些系统是不能进行时钟扩频的，但是大部分的系统是可以的。许多个人电脑和打印机就使用了去抖动技术的时钟。如果需要一个绝对实时精度的时钟，那么一个扩频的时钟可能是有问题的。然而大部分锁相环，使用一个扩频时钟，可以工作的很好。

两种基本的方法可以用来对时钟进行去抖动处理。一个是中心扩频，另一个是向下扩频。使用中心扩频时，时钟被去抖动处理到未调制频点的上下两个方向，而在向下扩频时，时钟信号只是扩频到的d正常频率的下方。两种方法在减少辐射方面是一样的。使用向下扩频的优点是它不太可能引起时序阈量的变化， 因为时钟信号频率没有增加。

图12-10展示了一个60MHz的时钟信号从第三个谐波开始的辐射量，分别对应经过去抖动处理和没有去抖动处理的情况。图中使用的是向下扩频的方法，而且减少了大约13dB的辐射。

减少环路面积，或者提供抵消回路，只是控制差分模式的辐射， 它们对于由相同的时钟信号引起的共模辐射没有效果。然而，对时钟频率进行去抖动处理，能够减少两种辐射，因为它改变了辐射源的特性。因此，对时钟进行抖动处理，能够相当大的减少和时钟信号相关的所有模式的辐射。

查看原文：https://blog.csdn.net/dylanZheng/article/details/124874191

12.3 共模辐射

差分模式的辐射可以通过PCB的设计和布局来控制。但是，差分模式的辐射是很难控制的，它经常取决于一个产品的整体设计。

最常见的共模辐射形式来自于系统的线缆。辐射频率取决于共模电势差（常常是地平面的电势差），如图12-2所示。对于共模辐射的情况，它和所连接的线缆的目的没有关系，只要线缆连接到系统，或者通过某种关系和系统的地关联上，它就有关系。辐射的频率也是和线缆中的信号没有关系。

共模辐射可以用一个双极性或者单极性的天线来建模，其中天线有噪声电压驱动（地平面电压）。对于一个长度为l的比较短的双极性天线，在远端，距离为r德位置，测试得到的电磁场幅度的强度：

其中E的单位是伏特/米，f是赫兹，I是线缆中的共模电流，l和r单位是米，𝛉是观察点和天线轴心的夹角。最大场强将发生在垂直天线轴线的位置， 即𝛉=90度。

一个小小的双极性天线在自由空间的天线形态，是和一个小环路天线一样的（图12-3），它的双轴位于Z轴方向上。对于一个有无限大的参考平面的单极性天线，它的形态和幅度将会和双极性的一样，只是对应着它的上半区。

公式12-6是针对有统一均衡电流分布的理想双极性天线而言的。对于一个现实中的双极性天线，在开路导线端，它的电流是零。对于一个小天线而言，它的电流分布是和天线的长度呈线性关系的。因此，在天线上的平均电流只有最大电流的一半。

实际上， 通过在双极性或者单极性天线的开路端放置一块金属帽，如图12-11所示，可以获得更好的均衡电流分布特性。这种方式增加了端点的电容，会吸拉更多的电流到端点，从而沿着天线产生几乎均衡的电流分布。这种天线也称为电容负载天线或者顶帽天线。当天线（线缆）连接到其他设备的时候，电流分布的均衡性是比较接近的。因此顶帽天线非常接近理想均衡电流分布的天线，从而使得公式12-6是适用的。

对于观察点在距离r，垂直于天线，即𝛉=90度的地方，公式12-6可以改写为

公式12-7说明了辐射强度正比于频率，天线长度和共模电流大小，最主要的减少辐射的方法是减少共模电流，这些共模电流是电路正常工作不需要的。

因此共模辐射可以通过下面的方法控制：

1，减少共模电流的幅度

2，减少频率或者电流中的谐波分量

3，减少天线（线缆）的长度。

对于一个不是正弦波的波形， 在代入公式12-7之前，必须先确定电流的傅里叶级数。

公式12-7中的频率因子代表的是辐射按照每10倍频，20dB的速度增加，因此，将由公式12-5得到的傅里叶级数带入到公式12-7，得到的结果是共模辐射的外包线是平直的，一直到频点1/𝛑tr，然后它按照每10倍频，20dB的速度降低。

图12-12展示了共模辐射和频率的外包线示意图。比较图12-5和图12-12，我们知道，共模辐射在低频时更有可能引起问题，而差模辐射在高频时更有可能引起问题。对于上升沿为1到10ns的信号，大部分共模辐射发生在频率30到300MHz范围之内。

将公式12-7改写为Icm的求值公式：

（这样我们根据辐射标准可以求出对应的最大共模电流）

表格12-1列出了一根1米长的线缆，在50MH时，最大允许的共模电流：

产生同样强度的辐射时，差模和共模电流的比例可以通过让公式12-7和12-2相等来计算得到，计算结果如下：

其中Idm是产生相等辐射的差模电流，Icm是产生相等辐射的共模电流。如果线缆的长度l等于1m，环路面积A等于10平方厘米，频率是48MHz， 公司12-9a就变成：

从公式12-9b中，我们观察到，为了产生同样的辐射，差模信号大小将比共模信号多3个数量级。换句话说，共模辐射机制比差模辐射机制更高效，一个只有几微安的共模电流可以产生相当于几个毫安的差模电流产生的辐射量。

对于一个长线缆，长度大于波长的1/4，使用于短线缆的公式12-6和12-7是高估了它的辐射的。这个可以通过一定的方法纠正。对于长线缆， 公式12-7可以写为：

其中Icm是差模电流，r是测试点的距离。注意，对于长线缆而言，共模辐射的外包线不是线缆长度和频率的函数，它只是线缆中共模电流的函数。

12.4 共模辐射的控制

和差模辐射中的情况一样，我们希望限制信号的上升沿和信号频率来减少共模信号的辐射。

实际中，线缆的长度是由互联的器件或者设备决定的，它不是EMC工程师可以控制的。另外，当线缆的长度达到四分之一波长时，辐射就不再随着长度增加（图2-50和公式12-10），因为存在反相位电流。

因此，公式12-7中唯一可由设计师完全控制的参数就是共模电流。共模电流可以被看做是一个辐射的“”控制旋钮“”。没有任何共模电流是系统正常工作需要的。

线缆中的共模净电流可以通过以下方式控制：

1，让共模源电压最小，通常是地平面的电压差

2，提供一个很大的共模阻抗（共模扼流圈），串行连接到线缆上；

3，旁路线缆中的电流

4，屏蔽线缆

5，隔离线缆和PCB的地平面，例如通过一个变压器或者光耦器件

使用的共模抑制技术必须只影响共模电流，而不会影响到线缆中差模信号的功能。过去，大部分的IO信号都是远远低于时钟信号频率的，这种情况可以很容易使用上面的方法抑制。但是当今许多IO信号的频率与时钟一样高，甚至有些情况比时钟信号还高，例如串行总线USB和以太网。因此要求共模抑制技术不影响正常信号质量的要求使得共模技术变得很复杂。

12.4.1 共模电压

 第一步控制共模辐射就是要最小化驱动线缆的共模电压。这个经常涉及到最小化地平面的电压，即意味着最小化地平面阻抗，正如在章10讨论的那样。使用地平面或者地栅格是非常有效的方式。同时，要强调一万遍，避免在地平面中使用落槽，因为这些落槽会极大增加地平面的阻抗。

合适选择在哪里以及如何进行电路地平面和外壳的连接也是非常重要的，它决定有多少共模电压会驱动共模电流到线缆中去（参看章节3.2.5）。电路和外壳地的连接点，离线缆在板子上的端接点越远，它就越有可能在连接点之间存在大的噪声电压。正如将在下一节要讨论的那样，在外部线缆上的共模电流的参考平面或者回路平面就是外壳。如图12-13A所示。因此，PCB上IO区域的电路地，应该和外壳有相同的电势。为了实现这点，这两个地必须在某一点互联。为了连接的有效，连接的阻抗（感抗）必须在关心的频带范围内都及其地低，而这往往要求要有多个连接点。

但是当地平面的电压已经是最小了，再控制它也实现不了进一步控制共模辐射的目的。只要有几个毫伏或者更少的地平面电压，就能驱动5uA的共模输出电流到线缆上。因此，需要其他相关的技术来控制共模辐射。

12.4.2 线缆滤波和屏蔽

如果通过控制地平面电压不能减少足够量的共模电流，那么共模噪声必须通过一些滤波器来隔离，使得它不能进入线缆，或者线缆中的辐射必须通过屏蔽线缆来消除。

线缆屏蔽和端接在第二章讨论过了。图12-13所示是一个如何连接线缆屏蔽端接从而影响线缆屏蔽效果的例子。

图12-13A展示了一个有屏蔽外壳的产品，它对外连接线是非屏蔽线。共模噪声电压Vcm（通常是地平面噪声）驱动共模电流Icm流出非屏蔽线。电流并不会从线缆中回流，而是，它通过线缆和外壳之间的寄生电容C回到源点。这些通过寄生电容，没有被包含住的电流，代表了辐射的强度，如附录D所讨论的。如果有人测试线缆上的共模电流，它将会是Icm，对外的辐射可以看招公式12-7计算得到。

图12-13B是很图12-13A很类似的，不同点在于这种情况下，使用了一种恰当端接的屏蔽线，而且屏蔽线360度和外壳相连。共模噪声电压Vcm依然驱动共模电流Icm通过线缆的中心导体流出，这是和图12-13A一样的。但是在这种情况下，线缆的屏蔽层阻挡了重点导体和外壳之间的寄生电容。因此电流只能通过中心导体和屏蔽层之间的寄生电容，和屏蔽层内层回到外壳。因为屏蔽层和外壳之间是360度电气连接，所以最终电流通过外壳返回到源点。这种情况下在电缆上的电流是0，因此它没有线缆辐射。

请注意，在图12-13B中，屏蔽并没有因为它的存在而阻挡辐射，它能有用，而是将会辐射到外部的共模电流通过一个很小的环路，导回到电流的源点。如果屏蔽层没有电流，它将不能高效阻挡辐射。因为屏蔽必须高效携带返回电流，因此，屏蔽线如何端接，对于屏蔽的性能将会很重要。

图12-13C和13B很类似,不同点在于这种情况下,线缆的屏蔽层根本就没有和外壳连接。共模噪声电压Vcm依然驱动共模电流Icm通过线缆的中心导体流出。屏蔽层的存在阻挡了中心导体和外壳之间的寄生电容。因此，电流将会通过中心导体和屏蔽层之间的寄生电容，然后沿着屏蔽层的内层向下流到线缆的底部。到这个点为止，图13B和13C的表现是一模一样的。

但是因为13C的屏蔽线没有端接，电流无法流回到外壳，进而返回源点。因此电流会折返，通过屏蔽层的外层向上流，再经过屏蔽层外层和外壳之间的寄生电容，以及外壳回到源点。如果有人测试线缆上的共模电流，它将会是Icm，对外的辐射可以看招公式12-7计算得到。因此图12-13C和图12-13A有一样的辐射情况，只是12-13A中线缆没有屏蔽层。

在12-13D图中，屏蔽层通过一根马尾辫（单根导线）连接到外壳。一直到电流通过屏蔽层内层流到线缆的底端（图12-13D中标示的A点）,共模电流的流动分析是和图12-13一样的。在A点，电流将会被分流，其中电流I2一部分将通过屏蔽层外层向上流动，如图中I3所示。它会继续通过屏蔽层外层和外壳之间的寄生电容流到外壳。I2剩余部分电流I4会流过马尾辫回到外壳。

中心导体的电流I1和屏蔽层内层的电流I2是大小相等，方向相反，它们的辐射互相抵消，留下屏蔽外层的电流I3作为线缆上的净共模电流。因此辐射量可以通过将I3带入公式12-7计算得到。马尾辫越长，它的阻抗就越大，I3就越大，辐射就越厉害。这种情况下，马尾辫的长度可以看做是一个高效的变阻器，用来调整辐射的大小。因为任何线缆的屏蔽层通过马尾辫和外壳相连，在A点就会有一个分流，所以我们可以得出结论，任何屏蔽层通过马尾辫和外壳相连，线缆都存在辐射。那么问题是它辐射多少量？

注意图12-13D中，在屏蔽层外层的电流路劲是容性的，而在马尾辫中的电流路径是感性的。因此，如果共模电流不是三角波，而是一个方波，信号的高频谐波分量会选择屏蔽层的外层，从而辐射出去，而低频谐波分量将会选择马尾辫路径，不会产生辐射。

图12-13E说明了一种情况，这里屏蔽层不是连接到外壳，而是直接连接到PCB电路的地层。需要牢记的是屏蔽层外层是没有屏蔽的，因此，共模噪声电压Vcm会激励屏蔽层，在屏蔽层驱动一个共模电流。然后屏蔽层产生辐射，就像图12-13A中没有使用屏蔽线的情况。在12-13E的情况下，根本不需要在中心导体有电流，因为屏蔽层本身已经是问题所在。如果有人测试线缆上的共模电流，它将会是Icm，而不管中心导体有没有电流存在。

尽管线缆屏蔽层应该连接到外壳（图12-13B）而不是连接到PCB的地（图12-13D），但是将IO连接器安装在PCB板上，而不是外壳上，成本上是有优势的。但是为了高效抑制辐射，连接器的后壳（backshell）必须360度连接到设备外壳。如图12-14所示是达到这一目的的一种方法，其中连接器是安装在PCB上的，但是当PCB安放入外壳时，通过使用一种电磁干扰密闭圈（EMI gasket），或者金属弹簧圈，将连接器的后壳拧到连接到设备外壳，这样保证360连接。

通过在共模噪声线缆上串联增加一个高阻抗设备（例如共模扼流圈或者铁氧体磁芯），或者通过提供一个低阻抗旁路（一个电容）将共模噪声导入到“地”中，来达到对IO线缆滤波的目的。但是什么是“地”呢？其中旁路电容必须连接到一个干净的地，通常是外壳，而不是逻辑“脏”地。（附：这里的脏指的是有很多噪声）。和上文讨论IO连接器一样，将这些IO线缆的滤波电容安装在PCB板上，也是有成本优势的。这将在下节讨论。在章节4.2有详细讨论不同种情况的共模滤波器。

12.4.3 分割IO地

如果IO连接器和线缆滤波器电容都安装在PCB上，那么PCB要如何连接到外壳地呢？除非在设计的初级就考虑到，否则当后期需要它的时候，就不好实现。

通过放置所有的IO连接器到PCB上一个固定的区域，然后给这个区域提供一个分隔开的IO地平面，这个地平面通过一个低阻抗路径连接到外壳地，同时通过单点连接到逻辑地，这样就能实现PCB和外壳地的连接。这种方法，不会有逻辑地的噪声电流流向干净的外壳地从而污染它。

图12-15展示了一种可能的实现。为了避免污染IO地平面，唯一能够连接它的设备应该是IO线缆滤波器电容和IO连接器的后壳。IO地必须要和外壳有低阻抗的连接，同时IO地和外壳要有多个连接点，来最小化感抗，以提供一个低阻抗路径。如果在IO地和外壳地之间没有任何连接，或者它没有一个足够低阻抗通道，那么这个IO地将不能很有效抑制共模噪声，实际上线缆的辐射可能更严重。但是，如果设计的好，这种方法会工作的很好，而且已经在很多商业产品上成功使用过。

如果设计恰当，横跨IO地平面落槽的信号线不会是一个问题。低频信号IO线（低于5到10MHz）可以在驱动IC和连接器之间使用两根走线（一根信号线，一个返回线），如图12-15所示。因此，信号的回流电流会通过返回线，而不是地平面。信号返回线只是连接连接器的管脚，而不是连接到IO地平面。

高频IO信号线（大于5到10MHz）可以紧邻地平面走单一信号线，只要这根线走在桥接部分上面，如图12-15所示。这种方法在信号线下面，为返回电流提供了一条没有中断的路径，这和图17-1B中复合信号PCB布线的方法类似。其中这个桥面需要足够宽，容得下所有信号线，再在两边外加一定的宽度，这个宽度是信号线距离地平面高度的20倍（例如如果信号线和地平面高度为5mil，那么两边增加100mil的宽度）。这样会使得桥面足够宽，从而容纳97%的返回电流，见表格17-1。

使用桥接的方式，而不是单引线方式，为高频信号，提供返回路径的原因是，这样做，可以减少返回路径的阻抗。正如在章节10.6.2讲述的那样，一个地平面的阻抗比单一走线的低2个数量级（平面阻抗大约0.15nH每英寸，而走线的阻抗大约15nH）。

IO地平面应该看做是设备外壳的延伸，外壳时外部线缆上共模电流的回流路径或者也叫参考平面，如图12-13B所示，它将会在附录D中进一步讨论。设备外壳可以看做是设备高频信号的参考平面。

另外一种方式视图化让这种方法是，假设PCB在逻辑地平面占用的地方就结束了，然后所有的连接器通过短引线挂接在PCB上，然后电容连接每一根引线和外壳，从而旁路线缆上的高频信号噪声。如果电容和连接器不是挂在引线上再连接到PCB，而是为了更方便，将它们直接安放在PCB上，然后连接到IO地平面上，这么看，IO地平面就是外壳的延伸。

使得这些能够工作的关键点是在IO地平面和外壳之间的连接是低感抗的，这点再怎么强调都不为过。

PCB的电源平面不允许扩展到IO地平面区域。电源平面往往包含高频率逻辑噪声，如果将它扩展到IO地平面区域，它会将这些噪声耦合进IO信号线和连接器中去。我通常会在这个区域放置两块IO地平面，一块和PCB的地平面在同一层，另外一块在PCB的电源层。

我在前面强调一个事实，就是你不应该在地平面使用落槽（分割地），因为任何的单端信号走线，横跨落槽将会中断信号电流的回路。为什么，这里，我会推荐在地平面放置一个落槽？答案是我是真没有分割地。数字逻辑地还是一个没有分割的完整地，而IO地实际上是外壳的延伸，而这部分外壳刚好是制作在PCB上。如前面的建议，这两者之间通过桥面单点相连，如图12-15所示。这个桥面应该根据需要设定宽度，刚好满足所有高频信号能够能够通过。

这个概念能够应用到任何系统中去，甚至是一个很大的多板子系统。重点是在系统的某一个地方，应该有一个干净的IO地，连接到外壳地上去。所有没有屏蔽的线缆在离开系统之间应该去耦到这个地中去。在一个大系统中，IO地甚至可能是一块单独的PCB板，放置在线缆的入口处，它上面只有连接器和IO线缆滤波器电容。一旦噪声从线缆中去除，它们的布线需要仔细控制，避免去耦噪声返回到线缆中去。因此，干净的IO地应该靠近线缆离开或者进入系统的那个点。

IO线缆滤波电容的有效性，取决于共模噪声源的驱动电路的阻抗。有时候，通过添加或者替换使用串行电阻，磁阻或者电感，可以或者更好的结果。内部嵌旁路电容或者串行电感，磁阻的连接器也可以使用，可以获得类似结果。

12.4.4处理共模辐射的问题

因为只要一点点共模电流就能产生辐射问题，所以除非在设计的早期通过预防措施，否则几乎所有的线缆都会有辐射问题。线缆上只要几个毫安的共模电流，就足够引起辐射问题。对应的只要平面噪声有几个毫伏，就能引起问题。

因此，在新产品的开始阶段，列举出所有线缆的清单，其中包括电源线，然后使用文档记录下使用什么技术来减少或者消除共模电流，这将是一个非常好方法实践。然后，在原形板设计阶段，所有线缆上的共模电流可以在开发实验室中，使用章节18.3中讨论使用的技术，以及和通过公式12-8计算出的限定值作比较，可以很容易测试得到。这样允许设计者在产品送检辐射测试之前，可以评估共模噪声抑制的有效性。

https://blog.csdn.net/dylanZheng/article/details/124874191

……………………………………完.......................................……………………………………..