本文详细介绍了电磁兼容(EMC)测试的基本原则，包括耦合路径、干扰源分析、传导和辐射骚扰发射。探讨了DC-DC模块、PCB设计、时钟信号、I/O口处理、屏蔽机箱设计等多个方面的干扰控制方法。强调了屏蔽机箱的孔洞、缝隙和贯穿导体对屏蔽性能的影响，并提供了相应的解决策略。此外，还涵盖了滤波器的选择和电源线的处理，以确保设备通过EMC测试。
参考跟杨老师学习电磁兼容——顺利通过EMC测试
目录
EMC测试原则
1、设备至于类似实际应用环境下测试。
2、在满足设计的最恶劣环境下测试。
3、每次测试确保线路、环境等不变，即可控变量要保持不变（保证实验的重复性）。
4、必须一个项目通过之后才可以进行下一个项目测试。
5、省钱省时间的项目优先进行。
正文
1、耦合路径
敏感源和干扰源的电源端和地端直接相连会分别产生电源耦合、地线耦合，或者独立的干扰源和敏感源线路重叠会产生近场耦合。
判断方式：
电源耦合：单独给干扰和敏感源通上不同电源供电，如果干扰减弱或者消失，有电源耦合。
地线耦合：和上一条相类似处理。
近场耦合：改变两者距离观察干扰还是否存在，若减弱或消失，有近场耦合。
2、典型干扰源
电流电压变化巨大的部分是干扰源。即dV/dt和dI/dt越大干扰越厉害，例如两导线之间电压差太大产生电场，电流过环路产生磁场。
典型干扰源：
开关电源：典型的DCDC上的开关电路。即使回路面积小，控制开关电路工作频率高会使得dV/dt增大。
数字电路：集成了大量控制通断的mos管，产生脉冲信号，也是使得dV/dt增大。此外，若这些管两侧的电源端和低端，由于门极或者基极控制产生了延时（误差），使得电源和地端直接短路引起巨大的电流使得dI/dt增大。
打雷
逆变器
3、传导骚扰发射
设备的电流模型和供电电压模型不一样（例如供电电压波形平滑，电流波形有毛刺），有传导发射。电流频谱中有电源电压频率成分以外的的成分，有传导发射。
引发原因：负载突变
发生在何处：整流滤波电路、开关管
4、辐射骚扰发射
电磁波等辐射带来的干扰，为辐射传导。电路中有某些类似天线电路产生了一定辐射。当电路中纯在环路和偶极天线，则为差模辐射。导体平行布置、或者有分布电容（导体件产生了电场相当于并了一个电容）时有偶极天线则为共模辐射。
发生在何处：
环路中有交变电流（环路天线）。
两不相连平行布置导体上有变化电压（偶极天线）。
解决办法：加屏蔽外壳 、减弱消除天线驱动电压、驱动电流。
时钟信号：时钟（例如晶振）本身不是造成时钟电路干扰大的原因，反而是因为钟电路后面的负载回路形成环路天线。（时钟的辐射一般需要借助天线传导出去）
例如：PCB板上的外拖线路（接口引出的线）。
例如：数字电路、时钟电路在工作时输出高低电平信号使得其电源回路出现突变电流。（需要加入去耦电容）
4.1环路天线
PCB中无可避免有环路天线，请减少环路面积。
4.2偶极天线
PCB的I/O口尽量在同一侧。减少该电路中谐振频率（加电感或者让工作频率慢一点）
4.3时钟信号
时域周期信号傅里叶变换后，有限能量分布在有限频率点（变成一个个像脉冲的尖峰）。非时域周期信号傅里叶变换后，有限能量分布在无限频率点（像一个个连续山峰）。所以时域周期信号干扰强，因为信号的能量更集中。信号带宽小干扰更强。
为了方便，数字电路和时钟电路尽量远离敏感源可以了。
5、定义差模和共模
在设计目的中电路路径上流动电流为，差模电流。驱动这个电流的电压叫差模电压。
在设计目的外电路路径上流动电流为，共模电流。驱动这个电流的电压叫共模电压。
6、传导骚扰发射的共模和差模测试
测试方法：无外部干扰下，电源通过测试仪接到设备，然后分析模型为差模测试。有外部干扰下，电源通过测试仪接到设备，然后分析模型为共模测试。
共模骚扰发生在：开关电源的开关器件产生共模电流（开关频率很高），或者内部电路耦合到电源上。
7、敏感源的共模和差模骚扰测试
测试方法：设备和被测部分连接，在回路中加入骚扰源即可。（只可测I/O）
加入干扰方式：
1、给外线路套上磁芯，在磁芯外加一个，向磁芯注入磁场形成耦合。
2、利用线路本身分布电容，通过外部导体形成耦合电容，给外部导体注入共模电压。
8、共模电压对接口影响
接口电路不平衡、突变形成共模干扰（例如电路一侧负载大一侧无负载）。差分电路不受共模电压影响（电路两侧负载一样大）。
一些建议：
1、敏感电路尽量远离I/O接口。
2、善用隔离器件（磁耦合，光耦合）切断共模电流路径。
3、PCB的信号地和金属外壳连接方式很重要。（实质是阻止共模电流进入到PCB地层）
9、通过EMC测试的设计思路
就是让骚扰源不能干扰敏感源。方法分为：包容法、抑制源头
9.1包容法
把干扰源和敏感源包容起来，该方法针对辐射干扰：
1、加入屏蔽外壳，阻挡外部辐射。
2、端口加入信号线和电源线滤波器。
3、加入线缆屏蔽。
9.2抑制源头
降低干扰源的干扰强度，减弱敏感源的敏感度。
1、电路的拓扑、滤波设计。（I/O滤波电路、电源线的低频骚扰滤波、电源线的射频骚扰滤波、浪涌抑制）
2、线路板回路面积、阻抗控制。
3、恰当的线路布置。
4、合理的元件分布。
10、降低DC-DC模块的干扰
在DC-DC模块的输入端，不可能出现理想情况下的稳定电源。一般伴随着电压、电流的波动。在输入端加入电感，可抑制电流波动。加入电容，可抑制电压波动（但是单一的电容往往不够，需要两种甚至多种电容组合才可以抑制不同频率的噪声，使得电源更加纯净。同样，输出端也一样）。此外，前面第八条中若输入端含非差分电路（两端到地阻抗不一致），会使共模干扰变成差模干扰。
10.1DC-DC的共模干扰
电源和DC-DC中相连的线路， 电源和DC-DC与地的杂散电容形成了共模电流。同理，负载和DC-DC也会产生相类似的干扰。此外，由于电源、DC-DC、负载是连在一体的，产生一个巨大的共模电流环路。由于输入输出端的压差大，即dV/dt大，也有不小的传到发射强度。而且一般干扰都会被包裹在设备机箱当中，是一个不可忽略的干扰因素。
10.2控制共模干扰的思路
1.使用有金属外壳的DC-DC模块，减少共模电流的回路面积，路径。（在输入线和外壳、输出线和外壳接上旁路电容，需要电容和外壳距离很近）
2.若DC-DC模块没有金属外壳，则在靠近DC-DC模块的地方放置一个金属板，旁路电容连上金属板，也可以形成一个很小的共模电流回路。
3.加入输入滤波器，输出滤波器不仅对抑制传导干扰帮助，对于辐射传传导也一样。
11、降低PCB的电磁辐射
数字电路的电磁辐射常见有:
1、有数字电路的输出端到负载，再到地，再到数字电路，这样的一个电流回路。由于数字电路输出的是脉冲电压，经过负载产生突变的电流造成了辐射干扰。
解决方法：
控制回路面积；输出端外接磁珠，削弱高频电流；控制输出信号中高频成分。例如改变信号形状、延长周期等等（例如扩谱时钟）。
2、参照：2、典型干扰源
数字电路内部瞬时短路形成的环路天线。
解决方法：正确的解耦电容安放位置，缩小回路面积；使用高频特性好的解耦电容；扩谱时钟。
3、数字电路的地线或者电源线与外边导体相连，电路中的脉冲、噪声，通过外接导体辐射出去。
解决方法：
对于电源线，在连接电源线处加入共模滤波电路；线路板上做好电源解耦，降低电线上噪声电压；大面积铺铜作为电源线，减少电源线阻抗。
对于地线，用大面积铺铜作为地线，减少地线阻抗。外拖地线位置与金属机箱相连或者用电容连接起来；I/O口排布在PCB的同一侧。
12、多层板
改善差模特性（减小回路面积）和改善共模特性（降低地线、电源线阻抗；在大阻抗的情况下容易产生噪声）是提高PCB的电磁兼容关键。为此，多层板（四层为例）具有低阻抗的地线（层）和电源线（层）。低阻抗的电源线层和地线层减少了线路的共模辐射。
此外，多层板缩小了电流回路路径，为高频提供低阻抗环境。（电路中，电流总是走阻抗最小的路径）在地线层中，尽量避免出现裂缝强行改变回路路径。在PCB中，常见裂缝有：信号线过孔、PCB形状限制、散热槽等等。
简单总结为：不要强行改变高频的电流路径，保持地线层完整性。
13、处理地线层裂缝
地线层出现裂缝情况有：过孔密集、数字电路&模拟电路地线分块（过于零散）、I/O口接口独立地块形成“裂缝”。当信号回流时，需要跨过裂缝形成大面积回路，加剧数字电路辐射，同时模拟电路更敏感，数字电路和模拟电路间耦合增加。
13.1处理裂缝方法
在不同地块之间增加连接，可以用导体、可以用电容、为信号线设置桥。
13.2信号线跨层
过孔同时会产生裂缝 。如下图，信号电流从第一层到第四层， 回流为第三层到第二层。对于回流时如何从第三层回到第二层就相当于信号回流跨越裂缝。
为了解决这个问题，以上图为例，信号从第一层到第六层。对于第一层来讲，信号回流在第二层。对于第二层来讲，信号回流在第五层。为此，需要用导体连接第二和第五层，减少两块地的回路路径。若第五层和第四层位置互换，即电源层和地线层位置交换，信号回流走第五层，则需要使用电容将第四第五层连接，第四和第二层用导体连接。电容对于直流时是断开，对于高频却是导通。
要发挥多层板的良好电磁兼容特性，避免裂缝是重要手段之一。
14、降低时钟信号辐射
尽管，时钟信号造成的干扰一部分源于与时钟电路连接的负载，但也可以从时钟本身考虑如何降低辐射干扰。时钟信号拥有很强的辐射原因：1、周期性信号。2、系统中频率最高。3、高次谐波丰富。这里要记录降低时钟干扰的方法。
14.1降低周期性
降低信号周期性，使得信号周期性变弱。实质是让时钟信号频率发生抖动，信号的抖动，让信号的脉冲能量分散出去从而降低单次脉冲引起的强烈干扰。
14.2 控制高次谐波
用滤波的方法消去高次谐波，让时钟信号变成数字电路能识别但没有形成类似矩形波的脉冲信号。一般地，5次谐波足够满足电路工作要求。
尽管滤波可以降低差模辐射干扰，但是不能过度滤波，否则信号失真，如下图。滤波滤除高次谐波除了降低差模辐射，也同时减小共模辐射。
从时钟本身着手，控制以下三个措施：1、在满足工作要求下降低时钟频率。2、时钟信号保留5次以下的谐波即可。3、若条件满足，使用扩谱时钟。
15、I/O口处理
电磁兼容试验大部分都针对I/O口进行的，因为I/O口是外部干扰进入设备的最佳途径。干扰不仅可以从I/O口进入，还可以从I/O口出去传出。其实，绝大部分电磁干扰都通过电缆线路产生。
15.1I/O口干扰产生方式
如上图，黑色方框是屏蔽机箱 。骚扰电路在工作时产生了辐射电磁场以及和地线耦合产生噪声电压。辐射电磁场与电缆线路耦合，辐射沿着线缆传出设备以外（偶极天线）。地线上的噪声电压也一样沿着线缆传导出设备以外（同样也是偶极天线）。
外部干扰会在线缆上产生一个共模电压，由于线缆阻抗存在形成了一定共模电流，途径线缆到地线，产生噪声电压从而影响到敏感电路。共模电流也会因为I/O口的环路产生电磁场耦合到敏感电路产生影响。
15.2I/O口的EMC设计
I/O口的EMC设计目的是阻止外部干扰进入设备中，也防止设备内部干扰传导至设备外部。常见方法就是设计I/O口的滤波器。为此，合理的I/O口滤波器设计至关重要。由于I/O口线缆上的信号都是差模的，干扰都是共模的。为此，理想的I/O口滤波器应该具有：巨大的共模损耗，极小的差模损耗。不当的滤波器会加剧EMC问题。
16、屏蔽机箱设计
金属机箱比一定是屏蔽外壳，电磁屏蔽箱不一定要接地（金属机箱外接地只是防止操作人员意外触电），屏蔽机箱虽然能解决一定干扰问题，但面对所有辐射都是有效的。
16.1阻断电磁波
电路工作时可能产生辐射干扰，另外，外部电磁波可能也会对内部电路产生干扰。加装屏蔽外壳，可以防止一定外部辐射进入箱内，也防止一些辐射干扰传播到箱体外部。
16.2滤波的隔离界面
箱体与滤波器相连接，形成一个明确的界面，使所有滤波器的滤波时有一个共同的参考。
16.3共模干扰地
无论外部还是内部，共模干扰的电流都会经过机箱外壳，因此机箱成为了一个良好的地，用于吸收共模干扰的能量。只需要在线路和屏蔽机箱之间加上一个滤波电容，即可将干扰引致机箱上，把共模电流局限在一个很小空间中，有效减少干扰。
17、关于屏蔽箱性能影响因素
屏蔽箱材料、内部电路结构、屏蔽箱孔洞间隙、穿过箱体的导体都是影响屏蔽箱屏蔽性能的因素，与屏蔽箱是否接地无关。因为消除静电需要接地，很多人认为其他干扰也一样，但其实不然。对于电磁屏蔽而言，接地不是必要的。屏蔽箱的孔洞缝隙，以及由线缆组成的穿过箱体导体，都会给干扰外传和进入构成条件。
17.1贯通导体的电磁泄漏
贯通箱体的线缆，在箱体内部受到干扰时产生感应电压，传到箱体外部的线缆中。外部的线缆杂散电容和箱体杂散电容耦合以及内部线缆杂散电容和箱体杂散电容耦合形成了一个共模电流回路。共模电流产生了电磁辐射，所以被认为是电磁泄露了。很多有经验的工程师在进行测试的时候否会要求不连接外部线缆，从而使得设备容易通过实验。
17.2屏蔽箱金属材料不同造成的影响
电磁波辐射到屏蔽材料上时，入射表面会产生感应电流，而这一个电流会产生一个感应电磁场削弱接受到的外部辐射。另外，在入射面背面也会产生一定感应电流，同时也附带一定感应电磁场，但是这个感应电流比入射面的电流小很多，所以这个电流产生的辐射也会弱很多。
屏蔽性能公式：
单位为：dB
一般地，入射波到达屏蔽材料时，会反射一部分能量变成损耗。同时，另外一部分辐射也会在屏蔽材料内部进行反射，再损耗一部分能量，最后只有少部分电磁波通过整个屏蔽材料。
18、屏蔽箱性能计算
18.1屏蔽吸收损耗计算
当一个交流电流流过一个导体的时候，电荷并不是均匀分布在导体各个部分，而是向表面集中，这个叫趋肤效应。电磁波在导体中传播的时候，强度会越来越小，当强度降至原强度的0.37倍时，此时导体中传播深度为趋肤深度，为一个界面的传播深度。（实际应用中一般用下图中黑色字体公式计算）材料厚度越厚，吸收损耗越大；材料磁导率和电导率越高，吸收损耗越大；频率越高，吸收损耗越大；因此，低频电磁波穿透性更强。
18.2反射损耗计算
反射损耗公式如下，ZW为波阻抗（电场强度和磁场强度的比值），与辐射体阻抗有关，阻抗越高，ZW越高（偶极天线时高阻抗波、环路天线时低阻抗波）。距离辐射源较远时（1/6波长外），无论高低阻抗源，波阻抗都趋向于固定值（377Ω）。ZS为材料特性阻抗（理解为：材料的导电性），材料导磁率越高，特性阻抗越高。加入导磁率高材料，减弱屏蔽时内部反射强度。
同样材料，同样厚度，对不同场的屏蔽效果不一样。但是当频率到了一定大时，差异不大。
因此，材料的导电性越好，屏蔽性能越高；电磁波波阻抗越高，屏蔽性能越好；材料越厚，屏蔽效果越好；电磁波频率越高，屏蔽性能越好。在工程中需要根据阻隔什么样的波决定用什么材料制作的箱体。
19、屏蔽箱的孔洞间隙泄露
19.1孔洞泄露
孔洞泄露有电场泄露（发生条件，阻抗源为高阻抗源，或者说辐射源离孔洞距离远）和磁场泄露（发生条件：阻抗源为低阻抗源，或者说辐射源离孔洞很近）。磁场泄露，当磁场传播到材料上是产生感应电流，感应电流在材料另一面孔洞周围形成偶极天线，把电磁场辐射出去。
19.2孔洞对电场源&磁场源的屏蔽性能影响
如下图电场源示意图，波长越长，距离越大，孔洞总面积越小，孔洞屏蔽效能越高。
如下图磁场源示意图， 在观测点到箱体距离远小于辐射源到箱体距离的时候，辐射源到箱体距离越远且孔洞半径越小，孔洞屏蔽效能越高。
19.3减少磁场泄露&电场泄露方法
若需要通孔总面积固定，请尽量把通孔数量增加，可以减少磁场泄露。
把不必要的空洞面积消去，可以减少电场泄露。
19.4缝隙泄露
衡量泄露的物理量叫转移阻抗。如下图，当电磁波入射到屏蔽材料表面的时候会产生感应电流，同时在另外一面也产生一定电压，在缝隙两边形成偶极天线。屏蔽性能为：SE如下图示，转移阻抗越低，电磁泄漏越少。
缝隙间有相互接触和没接触的地方。没接触的地方若靠越近电容容值越大，导通越好。下图所示，电阻与表面材料有关，若表面材料是较软的金属涂层，接触电阻更小。
处理方法缝隙的方法，一般在缝隙处填充表面导电弹性材料（电磁密封材料）。
19.5孔洞处理方法
由于设备有各种外露的器件，需要在箱体上开多个孔洞进行安装。箱体内部的辐射源可以通过这些孔洞泄露出去，外部的干扰也可以通过孔洞进入箱体，对敏感源造成影响。为此，需要在孔洞位置安装一个小隔离舱，隔离舱上要有滤波处理，元器件还不能是骚扰源和敏感源。
另外，还可以通过把孔洞单个面积分散处理（避免大尺寸孔洞，参考19.3）。敏感源和辐射源尽量原理开口处（参考19.2）。如果有更高的要求，则需要特殊屏蔽材料（电磁密封垫）。
20、屏蔽箱的贯穿导体泄露
贯穿导体导致的泄露干扰，往往比孔洞和缝隙所导致泄露更严重。贯穿导体主要是由I/O口，电缆线路所导致的。这里，需要处理好这些贯穿导体，能大幅度提升屏蔽箱的屏蔽性能。处理贯穿导体的思路，主要有：屏蔽导体外部、屏蔽导体内部。
20.1屏蔽导体外部
由于内部的电磁场辐射，贯穿导体如线缆上产生了感应电压，从而产生共模电流。辐射就会沿着线缆的路径，从箱体内部传导出去。为了解决这个问题，可以加一个延长的屏蔽体把外露部分包裹起来，让线缆、延长的屏蔽体（确保和屏蔽箱体完整连接）、屏蔽箱体成为一个共模电流回路。若延长屏蔽体和屏蔽箱体连接不完整，在不完整处形成偶极天线，会产生新的干扰（参考19.4）。
（典型的485、232通信工业用的插头、插座）
20.2屏蔽导体内部
这个方法是基于减少内部辐射干扰，从而减少线缆上产生额感应电压实现屏蔽性能的提升。内部用于包裹线缆的屏蔽体两端需要和金属机箱进行很低阻抗的连接。由于电路板和线缆连接，为此，电路板也是屏蔽导体的一部分，所以并不能把所有导体都屏蔽起来（效果不如外部，但有一定作用）。
20.3滤波电容处理贯通导体
在贯通导体闯穿过屏蔽箱体的位置，用滤波电容把线缆和屏蔽箱体连接起来。为由内部辐射干扰产生感应电压伴随的共模电流提供一条旁路，大幅度减少泄露出去的辐射。至于多少电流出去和留在箱体内部，取决于回路的阻抗（一般里面阻抗小，外面阻抗大，电流就可以局限在箱体内部）。此外需要考虑，滤波电容选型（信号频率），与安装位置（尽量靠近电缆入口处）。增加外部电路阻抗，可以在外部线缆部分套上磁环。
21、测定屏蔽机箱屏蔽效果
把一个辐射源放置在屏蔽机箱外面，测出辐射强度。然后把辐射源放进需要测试的机箱中，测出辐射强度。然后根据测试不同场强，对应使用下图中不同公式计算出被测屏蔽机箱的实际屏蔽效果。
为了使得测试成功，辐射源的种类、机箱的状态、辐射源的位置等等必须接近实际情况。一个屏蔽机箱的屏蔽效果主要受：波阻抗、辐射源对于孔洞和缝隙的位置、贯穿导体的影响。外拖电缆的摆放位置和长度也要和实际相近。面板元器件和实际摆放位置要相接近。（参考：EMC测试原则）
22、PCB接地对机箱泄露影响
PCB板接地会对机箱的泄露产生影响。如果PCB的地线和金属机箱进行连接，PCB上地线的电流会分流到机箱上。由于屏蔽机箱上有孔洞和缝隙，电流产生的电压附加在孔洞和缝隙上产生了辐射的泄露。
22.1不同频段干扰接地对泄露影响
一般地，接地情况在低频段影响较大。而高频段主要通过杂散电容，使得PCB和金属机箱产生耦合回路（取决于PCB和机箱箱体距离）。如果PCB和金属机箱距离比较小，则耦合电容容值比较大，造成的耦合回路电流比较大，泄露就更严重。
22.2PCB之间互连的干扰
如下图，由于PCB1和PCB2相连，而且两块PCB各自接地。共模电流通过PCB1、PCB2、箱体形成了共模电流回路。电流流经孔洞或者间隙的时候，就会产生相对应的辐射泄露。
为此，评估屏蔽金属箱体的时候，还需要考虑PCB的接地情况、互连电缆种类、互连电缆的铺设。
22.3PCB接地位置影响
PCB接地的位置会对泄露造成不同的影响，如下图。当接地处距离孔洞或者缝隙接近的时候，共模电流回路的阻抗比较小，造成的泄露比较严重。当接地处距离孔洞或者间隙比较远的时候，共模电流回路的阻抗比较大，造成的泄露稍微弱一点。
23、电源线的处理
电源线的处理和所有电磁兼容试验都有关系。在试验中，电源线有起着接收和辐射天线的作用。如果试验失败（RE102），可能电源线上有较强高频传导。
23.1如何预测电源线辐射强度
如下图，被测设备和测试设备连接。两条电源线之间由于环路面积很小，差模电流产生的辐射效率很低。由于测试设备和地连接，被测设备、测试设备、地三者连接耦合在一起形成的环路比较大。为此，共模电流是电源线辐射的主要原因。
由于共模电流是电源线造成干扰的主要原因，一般只要针对共模电流进行预测计算即可。下图为所用公式示意图。首先要测定电源线长度、共模电流（单位：μA）、D（按照不同标准定义长度）、f为干扰信号的频率、为波长（根据f计算）。
23.2电源线EMC处理
解决电源线EMC需要加入电源线滤波器。滤波器的重要指标为：插入损耗。插入损耗按频率分为：通带、过渡带、阻带三个频率带。在通带的频率内，共模电流通过滤波器几乎没损耗。在过渡带的频率内，共模电流通过滤波器的损耗随频率增加而增加。在阻带（阻止干扰通过）的频率内，共模电流通过滤波器的损耗不变。
如上图所示，影响有效滤波的因素有滤波器合适、以及正确安装。滤波器的电路和器件参数只决定其低频特性，滤波器的期间种类、结构以及安装方式决定其高频特性。
24、滤波器的插入损耗
插入损耗是滤波器的重要指标，即使电驴和参数完全相同的滤波器，其实际效果也不相同。插入损耗又分为共模插入损耗和差模插入损耗。
24.1差模插入损耗
如下图，U1为直接测量信号两端的电压，U2为信号通过滤波器后测量两端的电压。差模插入损耗为下图公式:IL=20lg(U1/U2)
24.2共模插入损耗
如下图，U1的测量方法和差模插入损耗的测量方法是一样的。但U2的测量方法不一样，信号源一端与滤波器和测量端共地，另外一端街道滤波器的输入端上。测量端一端与滤波器和信号端共地，一端接到滤波器的输出端。此外，计算公式一致。
24.3测量差模插入损耗的注意事项
测试滤波器的差模损耗，需要将信号源和接收设备连接在滤波器的两根导线间。由于大部分信号源和接收设备外壳都是与信号地连接，容易出现异常。如下图，与实际测试要求不一致。接收机和信号源地线相连，测出结果不一致（一起的电源线接到同一个电网上，通过品字头的地线相连接）。
条件允许下， 在电源线上加入隔离变压器。但当频率比较高的时候，还是会出现“连接”的现象，也就导致测量误差。（只适用于低频，差模一般测量低频多）或者把其中一设备的地线切断（或者电池供电；或者两设备地线都断开浮地）。
使用网络分析仪，由于信号源接收机在一起内部连上。为此，只能使用隔离变压器（但是隔离变压器上的杂散电容会把一部分差模信号变成共模信号）。故变压器和滤波器一起接地，滤掉一部分共模干扰，提高实验准确性。
24.4测量共模插入损耗的注意事项
高频的共模电流时导致辐射的主要原因，故要关注滤波器的高频共模插损。24.2中提到的方法，由于滤波器前后耦合，影响测量实际效果。测出滤波器插损比实际小，因为高频干扰通过耦合，连接到接收端，读出数据比实际大，损耗就变小。
使用网络分析仪时，把滤波器两端的两线短路起来。把两条同轴电缆的芯线连接到滤波器的输入端，同轴电缆的屏蔽线接到滤波器外壳上。要求芯线尽可能短。
此外，还需要减少滤波器的接地阻抗，滤波器外壳加装到金属板夹具上。
使用金属板夹具 ，测试还需要以下共模插损测量步骤：
25、合适滤波器的选择
选择合适的滤波器，不仅有利于节约成本，也会使得滤波效果更好。确定滤波器，需要知道滤波器的插损特性。增加插损特性，都会使得滤波器的体积成本增加。
要确定插损，才可以确定 合适的滤波器。确定低频插损，要先确定才传到发射的频率下限f
，然后确定不低于f的最低频率要有20dB以上的损耗。
高频插损确定方法，如下图。
选择电源滤波器的时候，一般只需确定高低频插损，一般中间频率不会有问题。如果对过低频率和过高频率插损提出要求，必然会增加成本和体积。低频主要对差模插损提出要求，高频主要对共模插损提出要求。
扫一扫
1451
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
