地平线—征程2（Journey 2-J2）芯片详解（9）—电源管理

 写在前面

本系列文章主要讲解地平线征程2（Journey 2-J2）芯片的相关知识，希望能帮助更多的同学认识和了解征程2（Journey 2-J2）芯片。

若有相关问题，欢迎评论沟通，共同进步。(*^▽^*)

---

错过其他章节的同学可以电梯直达目录↓↓↓

地平线—征程2（Journey 2-J2）芯片详解——目录-CSDN博客

---

3. 系统架构

本章主要从时钟结构、复位结构、电源管理和电源模式以及中断映射四个方面描述系统架构。

3.3 电源管理和电源模式

3.3.1 概述

J2拥有强大的电源管理系统，可以使不同的应用程序选择多种的操作和低功耗模式。在低功耗模式下，可以有效的降低芯片的功耗。

3.3.2 电源域

此部分更加详细的描述芯片上的不同电源域。PMU子系统和数字IO是常电的电源域，其他的子系统在主下电域—电压域、电源域或电压+电源域。在休眠模式下，除了常电的电源域外，其他的域都处于关机状态。此时，整个芯片的功耗达到最低。如下图所示：

电源控制单元（PMU）不仅控制着芯片的上电和下电时间还控制着芯片的开机和关机。

VDD_CPU、VDD_DDR、VDD_CNN0和VDD_CNN1电压域支持电压和频率的变化，根据不同的场景和性能可以选择工作在0.9V或1.0V，VDD_CNN0和VDD_CNN1VDD_CNN0和VDD_CNN1可以通过软件进行开机和关机。

3.3.3 电源组

根据上电和下电的需求可以把电源分成不同的组，下图详细展示了电源的分组，如下图所示：

POR：内部上电复位模块。

RSTN：整板硬件复位信号。

EN_VDD_CNN0：通过软件对VDD_CNN0电源进行上电或下电。

EN_VDD_CNN1：通过软件对VDD_CNN1电源进行上电或下电。

EN_VDD_CORE：通过PMU同时对VDD_CORE_PD、VDD_CPU和VDD_DDR电源或第四组的电源进行上电或下电。

下表列举了电源组中每个电源的电压、常电和关机特性以及最大上升速率，如下表所示：

Power	Voltage	Property	Max Ramp Rate
Group 1
VDDPST_ALON VDDPST_ALON_BIFSD VDDPST_ALON_RGMII VDDPST_ALON_BT1120OUT	1.8V	Always-on	< 5 mV/us
VDDIO_SD0 VDDIO_SD1	1.8 V/3.3 V	Always-on
VDDQ_DDR	1.1 V (LPDDR4)	Always-on
Group 2
VDD_CORE_AO TACVDD_32K	0.9V	Always-on	< 5 mV/us
Group 3
VDD_CORE_PD VDD_CPU VDD_CNN0 VDD_CNN1 VDD_DDR	0.9 V 0.9/1.0V 0.9/1.0V 0.9/1.0V 0.9/1.0 V	Powered-down	< 5 mV/us
Group 4
VDDA_PLL_MAIN VDA_VIO	0.9 V	Powered-down	< 5 mV/us
VDDA_PLL_DDR VAA_DDR VDA18_VIO VDDA_TSEN VQPS_EFUSE	1.8 V	Powered-down

3.3.4 电源顺序

•  上电时序

下图是J2的上电时序图，如图所示：

从图中可以看出，第二组电源必须在第一组电源上电稳定后再上电；第三组电源必须在第二组电源上电稳定后再上电；第四组电源必须在第三组电源上电稳定后再上电；第四组电源上电超过10ms后，触发RSTN信号变为高电平从而进入开机模式。

不同阶段之间的延迟也是有所差异的。首先，T1，T2，T3可以大于等于零（T1≥0ms，T2≥0ms，T3≥0ms），但T4必须大于10ms（T4＞10ms）。

•  下电时序

下图是J2的下电时序图，如图所示：

从图中可以看出，第二组电源必须在第一组电源下电后再下电；第三组电源必须在第二组电源下电后再下电；第四组电源必须在第三组电源下电后再下电；最后RSTN复位整个芯片。

不同阶段之间的延迟也是有所差异的。首先，T1，T2，T3可以大于等于零（T1≥0ms，T2≥0ms，T3≥0ms），但T4必须大于0ms（T4＞0ms）。

•  进入休眠模式

下图是J2的进入休眠模式时各电源的时序图，如图所示：

  

•  退出休眠模式

下图是J2的退出休眠模式时各电源的时序图，如图所示：

  

3.3.5 电源模式

J2的电源管理系统支持以下三种电源模式：

•  正常模式

此模式为正常操作的模式，在此模式下，CPU可以正常工作。

•  休眠模式

在休眠模式下，除了常电电源域外其他域都进入下电状态。为了保存内存的内容，外部的DRAM进入自刷新状态，芯片也可更快的唤醒。

•  关机模式

在关机模式下，整个芯片进入下电状态，即关机不工作。

为了给不同的组合进行上电和下电，电源域可以被独立的控制。下表列举了不同电源模式操作的上电和下电组合，如下表所示：

VDD_CORE_AO	Power Group 1	VDD_CORE_PD	VDD_CPU	VDD_DDR	VDD_CNN0	VDD_CNN1	Power Group 4
Power Off
Off	Off	Off	Off	Off	Off	Off	Off
Sleep Mode
On	On	Off	Off	Off	Off	Off	Off
Normal Mode
On	On	On	On	On	On/Off	On/Off	On

(1) On = Block is powered up

(2) Off = Block is powered down

总结：本部分主要讲解了J2的电源管理，其中包含了J2的上电和下电时序，在实际应用中可以根据时序选择适合的PMIC芯片，比如常用的有NXP的MC33PF8200A0ES，后续将详细讲解。

---

本文章是博主花费大量的时间精力进行梳理和总结而成，希望能帮助更多的小伙伴~  🙏🙏🙏

后续内容将持续更新，敬请期待(*^▽^*)

欢迎大家评论，点赞，收藏→→→