【2021山东大学数字逻辑实验7】异步模8加1计数器

1、实验内容
本实验要求设计一个异步模8加1计数器，其中CLK为计数脉冲输入，CLR为复位输入，q2-q0为计数器的输出。
图3.13为异步模8加1计数器的原理图。

在实现了异步模8加1计数器后，使用该元器件再实现模6加1计数器。

2、实验原理图
①异步模8加1计数器

②异步模6加1计数器

其中封装的元器件是①中的异步模8加1计数器。