数字电路思考题汇总

最新推荐文章于 2024-05-03 10:21:24 发布

ヰ緒

最新推荐文章于 2024-05-03 10:21:24 发布

阅读量8.3k

点赞数 23

分类专栏：数字电路基础实验报告文章标签：其他

本文链接：https://blog.csdn.net/weixin_48592055/article/details/125175094

版权

数字电路基础实验报告专栏收录该内容

9 篇文章 42 订阅

订阅专栏

第一章：

数字逻辑在电路中如何实现？逻辑电平与电压值有什么关系？

数字逻辑在电路中是通过开关的开闭或者电平高低来实现。而逻辑电平是对应一定范围的电压值；如在课本中举例的CMOS器件：0-1.5V对应低电平，3.5-5V对应高电平。

第二章：

问题1：逻辑函数的表示方法都有哪些？

1、逻辑真值表：输入逻辑变量所有取值的组合与其对应的输出逻辑函数值构成的表格；
2、逻辑函数表达式：用与、或、非等运算组合起来，表示逻辑函数与逻辑变量之间关系的逻辑代数式；
3、逻辑图：用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形；
4、波形图：对输入变量随时间变化的每一种取值，求出相应的输出值，并将输入和输出关系按时间顺序依次排列得到的图形；
5、卡诺图：一种平面方格图，每个小方格代表逻辑函数的一个最小项；
6、硬件描述语言

问题2：什么是最小项？

n个变量的最小项是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，并且仅出现一次。

问题3：如何将“与-或”表达式变换成“与非-与非”表达式？

对与-或表达式取两次非，然后按照摩根定律分开非号

问题4：用卡诺图化简逻辑函数的步骤中，画包围圈的原则是什么？

1、包围圈内的方格数一定是2^n个，且包围圈必须呈矩形。

2、循环相邻特性包括上下底相邻，左右边相邻和四角相邻。

3、同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。

4、一个包围圈的方格数要尽可能多,包围圈的数目要可能少。

第四章

4.1-4.2

问题1：低电平有效是什么意思？如何在逻辑电路图中表示低电平有效？

低电平有效是指当信号为低电平时，电路完成规定的工作。在逻辑电路图中表示低电平有效的表示方法：1、当输入或输出线上有小圆圈时，称这条线是低电平有效；2、信号名称上面的横线表示该信号是低电平有效。

问题2：分析组合逻辑电路的步骤有哪些？

1.从输入到输出，写出各级逻辑函数表达式

2.将得到的输出函数化简和变换

3.列出输出函数真值表

4.逻辑功能评述

问题3：组合逻辑电路的设计步骤有哪些？

1.逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义

2.根据逻辑描述列出真值表

3.有真值表写出逻辑表达式

4.简化和变换逻辑表达式

5.画出逻辑图

4.3,4.4.1,4.4.2

问题1：列出三种消去组合逻辑电路竞争-冒险的方法

1.发现并消去互补相乘项

2.增加冗余乘积项，避免互补项相加

3.输出端并联电容器

问题2：在使用普通编码器的应用电路能否用优先编码器替代？在使用优先编码器的应用电路能否用普通编码器替代？为什么？

可以使用优先编码器替代普通编码器，但是不能用普通编码器替代优先编码器。

普通编码器任何时刻只允许一个输入信号有效，否则将产生错误输出。而优先编码器允许同时在多个输入端有输入信号，输出是对优先级别高的信号进行编码。

问题3：请简要说明二进制译码器和七段显示译码器的功能

二进制译码器是将一系列代码转换成与之一一对应的有效信号，它具有n个输入端，2^n个输出端和1个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。

七段显示译码器是利用七个发光二极管组成字型来显示数字，其原理是将需要显示的数字的代码经译码器译出，然后经驱动器点亮对应的段。其中译码器的功能是对应于某一组数码输入，相应的几个输出端有有效信号输出

4.4.3-4.4.4

问题1：什么是数据分配器？

数据分配是将一个数据源来的数据根据需要送到多个不同的通道上去，实现数据分配功能的逻辑电路称为数据分配器。它的作用相当于多个输出的单刀多掷开关。

问题2：什么是数据选择器？

数据选择是指经过选择，把多路数据中的某一路数据传送到公共数据线上，实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关。

问题3：半加器和全加器有什么不同？

如果只考虑两个加数本身，而没有考虑低位进位的加法运算，称为半加运算。实现半加运算的逻辑电路称为半加器。

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该为的进位信号。

第五章

5.1-5.3

问题1：锁存器有什么特性？

锁存器是一种对脉冲电平敏感的双稳态电路，它具有0和1两个稳定状态，一旦状态被确定，就能自行保持，直到有外部特定输出脉冲电平作用在电路一定位置时，才有可能改变状态。

问题2：门控SR锁存器和基本SR锁存器有什么不同？

基本SR锁存器，锁存器状态直接手输入信号S R的控制，一但输入信号变化，锁存器状态也会随之变化。而门控SR锁存器能够按一定的时间节拍动作，输入信号的作用受到使能信号E的控制，实现多个锁存器同步进行数据锁存

与基本SR锁存器相比，门控SR锁存器增加了锁存使能端E。用锁存使能信号E控制锁存器在某一指定时刻根据S、R输入信号确定输出状态。还可以通过控制E端电平，可以实现多个锁存器同步进行数据锁存。

问题3：D锁存器的动态特性有哪些参数？

1、传输延迟时间tpd：输出信号对输入信号的响应延迟时间，对于D锁存器则是指D信号和E信号共同作用后，Q端响应的延迟时间；
2、建立时间tsu：表示D信号对E下降沿的最少时间提前量；
3、保持时间tH:表示D信号电平在E电平下降后需要保持的最少时间；
4、脉冲宽度tw：保证D信号正确传送到Q和Q非的E信号的最小时间。

5.4-5.5

问题1：什么是触发器？

对时钟脉冲边沿敏感的状态更新称为触发，具有触发工作特性的存储单元叫做触发器

问题2：什么称为现态？什么称为次态？

触发器在每次时钟触发沿到来之前的状态称为现态，之后的状态称为次态

问题3：请简要说明D触发器和T触发器的功能

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态
T触发器的主要功能是输出翻转控制。在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路

问题4：如何用T触发器实现T'触发器的功能？

T触发器的T端固定接高电平，就构成T ´触发器。时钟脉冲作用一次，触发器翻转一次。

第六章

6.1-6.2

问题1：时序电路由哪几部分组成？它和组合电路在逻辑功能和结构上有什么区别？

时序电路由完成逻辑运算的组合电路和起记忆作用的存储电路两部分构成;
功能上，组合逻辑电路的输出只与输入有关，时序逻辑电路的输出不仅与输入有关还与初始状态有关。结构上，组合逻辑电路只是包含了电路，但是时序逻辑电路包含了组合逻辑电路+存储电路，输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合逻辑的输出。

问题2：异步时序电路与同步时序电路有哪些不同的特性？

同步时序逻辑电路：存储电路一般用触发器实现，各触发器的时钟端均与统一的时钟脉冲信号相连接，各触发器状态改变受同一时钟信号的控制，它们的状态在同一时刻更新。
异步时序逻辑电路：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。

问题3：同步时序电路的分析过程可分为哪几个步骤？

1.了解电路的组成：电路的输入、输出信号、触发器的类型等。
2. 根据给定的时序电路图，写出下列各逻辑方程组：
(1). 对应每个输出变量导出输出方程，组成输出方程组；
(2). 对应各触发器每个输入变量导出激励方程，组成激励方程组；　
(3). 将每个触发器的激励方程代入相应触发器特性方程，得各触发器转换方程，组成转换方程组。　
3. 根据转换方程组和输出方程组，列出电路的转换表，画出状态图，或拟定一典型输入序列画出时序图；
4. 确定电路的逻辑功能，并用文字描述电路逻辑功能。

问题4：在分析同步时序电路时，转换方程组是怎么导出的？

将每个触发器的激励方程代入相应触发器特性方程，得各触发器转换方程，组成转换方程组。

6.3

问题1：同步时序电路的设计过程可分为哪几个步骤？

1、根据给定的逻辑功能建立原始状态图和原始状态表：
（1）明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号
（2）找出所有可能的状态和状态转换之间的关系
（3）根据原始状态图建立原始状态表

2、状态化简：原始状态图或者原始状态表很可能隐含多余的状态，去除多余状态的过程称为状态化简

3、状态分配：对每个状态指定一个特定的二进制码，称为状态分配或者状态编码

4、选择触发器类型

5、确定激励方程和输出方程组

6、画出逻辑图，并检查自启动能力

问题2：什么是等价状态？

如果两个状态作为现态，其任何相同输入所产生的输出及建立的次态均为完全相同，则这两个状态称为等价状态。

问题3：如果要求时序电路从特定状态开始工作，应如何处理？

应利用触发器的直接置0、置1的功能，在开始工作之前先将电路置为有效状态。

问题4：根据JK触发器的状态图，请描述JK触发器的J和K取值对下一状态（次态）的影响

当J=K=0时，Q保持；
当J=0,K=1时，Q置0 ；
当J=1,K=0时，Q置1 ；
当J=K=1时，Q翻转。

6.4,6.5-1

问题1：分析脉冲异步时序电路时必须注意哪几点？

1、分析状态转换时必须考虑各触发器的时钟信号作用情况。
有有效边沿触发作用，则令CPn=1；否则CPn=0 （n表示第n个触发器）。
根据激励信号确定CPn=1的触发器次态，CPn=0的触发器保持不变。
2、每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定。
3、每一次状态转换都有一定的时间延迟。
异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态S到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即电路的次态Sn+1。

问题2：为什么异步时序电路的输入信号必须在电路状态转换稳定之后才允许发生改变？

异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态S到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即电路的次态Sn+1

问题3：移位寄存器能使用电平敏感的锁存器来构成吗？为什么？

移位寄存器只能用脉冲边沿敏感的触发器，而不能用电平敏感的锁存器来构成，因为在时钟脉冲高电平期间，锁存器输出跟随输入变化的特性将使移位操作失去控制

问题4：根据国家标准，移位寄存器中数据左移、右移的定义相对于通常计算机程序中左移、右移的规定有什么不同?

根据国家标准规定，移位寄存器中的数据从低位触发器移向高位为右移，移向低位为左移。而通常计算机程序中的规定是从二进制数的自然排列考虑的，将数据移向高位定义为左移，反之为右移。

6.5-2

问题1：什么是计数器的模？

计数器运行时总是从某一个起始状态开始，依次经过所有不重复的状态后完成一次循环。把一次循环所包含的状态数称为计数器的“模”。

问题2：同步和异步二进制计数器各有什么特点？

在同步计数器中，各触发器受同一输入计数脉冲控制，计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步，故称为" 同步计数器' 。由于各触发器同步翻转，因此工作速度快，但接线复杂。异步二讲制加法计数器线路联接简单，各触发器是逐级翻转，因而工作速度较慢。

在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。

问题3：同步清零和异步清零有什么不同？

同步清零：清零信号的低电平必须等待下一个CP沿作用后才能完成清零操作；
异步清零：不顾时钟信号，只要清零信号到来就进行清零操作。

第九章

问题1：与双稳态触发器相比较，单稳态触发器在电路的基本组成和工作原理方面有什么不同？

1、基本组成：

单稳态触发器由逻辑门和RC电路组成；

而双稳态触发器由逻辑门电路组成。

2、工作原理：

对单稳态触发器，当没有触发信号时，电路处于一种稳定状态；当外加触发信号时，电路从稳态翻转至暂稳态；由于电容的存在，处于暂稳态的电路中的电容自动充电，当到达阈值后电路会恢复稳态；此后若脉冲消失，电容通过电阻R和逻辑门的输入保护电路放电，使电容上的电压最终回复到稳定状态时的初始值，电路从暂稳态自动返回到稳态。

对双稳态触发器，有触发信号时，翻转或保持。

问题2：举例说明单稳态触发器有哪些应用？

1、定时
2、延时
3、噪声消除电路

问题3：施密特触发器具有怎样的工作特点？

1、电路的触发方式属于电平触发，对于缓慢变化的信号仍然适用，当输入电压达到某一定值时，输出电压会发生跳变。由于电路内部正反馈的作用，输出电压波形的边沿很陡直。
2、在输入信号增加和减少时，施密特触发器有不同的阈值电压，正向阈值电压VT+和负向阈值电压VT-。正向阈值电压和负向阈值电压之差，称为回差电压。根据输入相位、输出相位关系的不同，施密特触发器有同相输出和反向输出两种电路形式。