知识补充.

门级网表（Gate-level netlist）：什么是“门级网表”（Gate-level netlist）文件？-CSDN博客

有限状态机：Verilog 有限状态机_verilog有限状态机-CSDN博客

GPU（Graphic Processing Unit，“图形处理器”）：CPU和GPU区别（GPU入门）_cpu gpu-CSDN博客

芯片设计流程：数字IC设计流程——各环节详细介绍-CSDN博客

IC设计流程与所需工具_数字ic流程对应软件-CSDN博客

芯片流片过程：一颗芯片的前世今生（4）——流片制造_芯片流片流程-CSDN博客

DFT（可测试设计）:

流水线设计：IC设计知识2-流水线技术_最大吞吐率-CSDN博客

芯片设计之流水线设计-IC学习笔记（四）_芯片pipeline-CSDN博客

PLL(锁相环)（时钟信号）：
锁相环电路是使一个特殊系统跟踪另外一个系统，更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路，它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。

FIFO（first in first out）（先进先出）：无外部读写地址线

异步FIFO：读写为不同时钟，相互独立

同步FIFO：读写为同一时钟时钟沿来临时同时读写

竞争冒险现象：时序逻辑verilog学习笔记4——竞争和冒险、verilog延时语句、timescale-CSDN博客

亚稳态：组合逻辑 Verilog基础知识（亚稳态和跨时钟域的同步电路）_亚稳态verilog-CSDN博客

跨时钟域（CDC，Clock Domain Crossing）：

【数字IC基础】跨时钟域（CDC，Clock Domain Crossing）-CSDN博客

设计定义说明(spec) ：主要描述芯片设计总体架构、规格参数、模块划分、使用的总线以及各模块详细定义等。 

电平触发和边沿触发的区别：电平触发和边沿触发——数电第五章学习_边沿触发电平触发-CSDN博客

MCU:

到底什么是MCU、MPU、CPU，和芯片是什么关系？区别又是什么？_mpu芯片-CSDN博客

全网最全的MCU面试经（基于STM32F103）_单片机面经-CSDN博客

MCU最强科普总结（收藏版）-CSDN博客

ROM和RAM区别：RAM（随机存取存储器）和ROM（只读存储器）

ram和rom的区别_ram与rom对比-CSDN博客

RAM和ROM的区别（详解）_ram和rom的区别 csdn-CSDN博客

地址位宽和数据位宽：

关于地址线宽度、数据线宽度等数值的总结_地址位宽和数据位宽-CSDN博客

计算机怎么求地址线,如何计算地址线和数据线-CSDN博客

DMA：

一文彻底理解DMA-CSDN博客