芯动力笔记

芯动力——硬件加速设计方法学习笔记（第一章）概述_mentor design service-CSDN博客

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（1）（常见语法对应硬件结构）_硬件加速需要会verilog-CSDN博客

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（2）（考虑面积、功耗、时延等）-CSDN博客

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（3）模块复用、流水线、乒乓操作_verilog模块复用-CSDN博客

芯动力——硬件加速设计方法学习笔记（第三章）时钟、时钟切换电路、同步/异步电路、亚稳态、异步复位同步释放_eda中同步和异步怎么改换-CSDN博客

芯动力——硬件加速设计方法学习笔记（第三章）电平/边沿检测/脉冲同步器_边沿同步器-CSDN博客

芯动力——硬件加速设计方法学习笔记（第三章）同步复位、异步复位、异步复位同步释放_组合逻辑电路怎么复位-CSDN博客

芯动力——硬件加速设计方法学习笔记（第三章）状态机_怎么验证状态机-CSDN博客

芯动力——硬件加速设计方法学习笔记（第四章）逻辑综合 DC工具_cell pin port net-CSDN博客

芯动力——硬件加速设计方法学习笔记（第五章）静态时序分析_检查建立时间和保持时间-CSDN博客

跨时钟域传输——结绳法（芯动力mooc）_跨时钟域传输结绳法-CSDN博客

同步FIFO、异步FIFO详细介绍、verilog代码实现、FIFO最小深度计算、简答题_异步fifo背靠背传输-CSDN博客

跨时钟域传输数据——单bit和多bit信号（总结）_跨时钟域处理单bit快时钟域到慢时钟域-CSDN博客