关于上拉下拉电阻20190611

1、今天调试一个信号波形在FPGA未完成启动时仍有一个1.58S的2.2V的电压，最后发现该FPGA芯片输出管脚的信号用了一个10K的下拉电阻，10K的下拉电阻属于弱下拉，就是如果FPGA内部有上拉电阻，但是这个电阻可能只有1K~4.7K，那么，输出的就不是低电平，而是一个分压值（我的板子是2.2V）

2、还有就是单片机输出信号给FPGA，没有上下拉电阻，导致单片机复位期间（从站没有和主站通讯期间）该管脚输出为2.2V左右，没有得到理想的低电平，如果是芯片间的信号，就是交互信号，一定要明白这个信号的工作电平和失效电平，复位期间应该使这个电平处于失效状态，防止误输出。