Verilog HDL 中通过一组系统任务对 PLA (PLA:Programmable logic array) 器件进行建模,PLA建模系统任务的语法如下表1所示:
表1:PLA 建模系统任务语法
PLA 语法允许执行的系统任务如下表2所示:
表2:PLA 建模系统任务
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!
Verilog HDL 中通过一组系统任务对 PLA (PLA:Programmable logic array) 器件进行建模,PLA建模系统任务的语法如下表1所示:
表1:PLA 建模系统任务语法
PLA 语法允许执行的系统任务如下表2所示:
表2:PLA 建模系统任务
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!