- 博客(11)
- 收藏
- 关注
RSS订阅原创 FPGA实现与资源消耗-CDC（clock domain crossing 跨时钟域）一
跨时钟域问题是在一个数字系统中使用多个时钟域（时钟信号）时可能面临的挑战。当不同的时钟域存在时，由于时钟的相位差异、频率不同或者时钟边沿的不同步等原因，可能会导致数据在时钟域之间的传输出现问题。
2023-12-26 15:11:18
424
1
原创 FPGA寄存器实现与资源消耗-时序逻辑
在前面学习了组合逻辑现在开始学习时序逻辑，时序逻辑最基本的就是寄存器。先从一个带时钟，复位，使能的8位输入输出寄存器开始吧。
2023-12-19 16:44:48
603
原创 FPGA加法器实现与资源消耗-全加器
可以看到全加器最终被实现为7K325T上的两个查找表了，资源消耗多一些并不代表设计就差，本实验只是单纯总实现与资源的角度进行分析，但是没有考虑时延，后续会单独针对时延进行分析，综合资源与时延进行分析。最终在7K325T上一个全加器由一个6输入2输出的查找表实现，所以我们可以得知一个6输入2输出的查找表刚刚好可以实现一个全加器。全加器是指对输入的两个二进制数相加（A与B）同时会输入一个低位传来的进位。可以看到RTL实现与真值表达式实现结构相同。全加器由两个3输入1输出的查找表实现。verilog 代码。
2023-12-14 11:27:29
392
1
原创 对牛顿差分多项式的理解
继牛顿差商多项式后，由于现实中的大部分数据都是等距的，于是提出了一种简便的差分计算。而差分又分为向前差分和向后差分。向前差分是以y0为基础，逐渐增加后面数据对差分多项式的影响。向后差分是以yn为基础，逐渐曾加前面的数据对差分多项式的影响。前向差分的计算方式是一阶向前差分为：二阶向前差分为：。。。m阶向前差分为：后向差分的计算方式基本上与前向相同，没什么区别，只不过前向是由y0->yn，而后向是从yn->y0。一阶向后差分为：。。。m阶向后差分为：（当然还有就是
2020-09-17 13:01:46
3795
原创 牛顿差商多项式的理解与C++实现
这篇接着上一篇，对牛顿基本插值多项式的理解与代码实现在拉格朗日插值法中，一般插值公式为：其中的每次计算都依赖于全部的插值结点，在增加或减少结点时，必须全部重新计算。（不是特别理解）为了克服这个缺点从而引入了牛顿插值法。牛顿基本插值多项式的一般公式为：其中定义：为零阶差商为一阶差商为二阶差商以此类推。。。另有公式：在编程实现的过程中就需要考虑，怎么计算，可分为定义法和公式法。定义法：的基本思路便是先算出一阶差商，然后算出二阶差商，。。。这样设计必然
2020-09-11 16:38:18
1683
原创 拉格朗日插值多项式的理解与C++实现
这篇记录一下我对拉格朗日插值的理解以及代码的实现。线性插值：给出了两个点（x0,y0)，(x1,y1)，假定x1>x0，现在要估计某个给定x的函数值，其中x∈（x0，x1）。线性插值的方式即是以为斜率，过（x0，y0）的直线来估计x对应的y的值。故而当x∈（x0，x1），用来估计。抛物插值：同理和线性插值类似，用经过（x0，y0）、（x1，y1）和（x2，y2）三个点确定的抛物线来估计函数值。#include<iostream>#define .
2020-09-11 16:35:46
2033
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人