CPU与SDRAM的数据总线非顺序连接

CPU与SDRAM的数据总线非顺序连接

——Written by Xu HongCheng

十多年前用TI的DM642开发了一款图像采集分析电路板，采用此板做图像识别，很成功。

设计时，考虑电路板尺寸和成本要求，在这款电路板中，根据实际电路板走线灵活配置CPU与SDRAM的数据总线，采用此方法后，可以设计出符合要求的小尺寸6层电路板，产品质量稳定可靠，节省了大量成本。

以下是当年这款电路板的有关技术总结：

课本还有参考书都会告诉我们，连接数据总线时，总是D0-D0，D1-D1，……，实际工作中，看到的电路设计也是如此，这在原理上本身也没什么问题，况且挺好理解，只是有时因实际电路板走线需要，我们可以不必如此设计。如果我们彻底理解了数据总线上数据传输的原理，完全可以按实际走线需要更改连接，这样会使得在高速电路设计中的走线灵活，甚至可能使得电路板的层数减少，节省设计和生产成本。

以SDRAM为例，它就是在电路工作时提供暂时存储数据的作用，至于存储的数据是什么有什么作用，它是不必理会的，做出数据信息解释工作的是编程者，所以我们存什么进去就可以取什么出来，所以哪个BIT存于什么位置对机器来说是一样的，因此我们完全可以随意连接CPU的数据总线与SDRAM的数据总线（当然了，不能随意改动控制信号线）。

数据总线不按D0-D0、D1-D1、……对应序号连接时，SDRAM的初始化代码需要根据实际布线做适应修改，调整原初始化代码适合实际走线，比如CPU的D1连接到SDRAM的DQ19，若原来初始化代码的D0位=1则相应的D19位=1，若原来初始化代码的D0位=0则相应的D19位=0，如此等等，全部调整就行。

/******************************************************************/
此文为原创，可以转发，转发时请注明出处。谢谢！（WRITEN BY XuHongCheng GY902 USST, 2021/1/28修改)