Cadence Orcad Capture创建原理图Symbol批量添加PIN的方法图文

已于 2023-04-14 00:27:54 修改
阅读量5k 收藏 16
点赞数 10
分类专栏： # 《Cadence 硬件宝典》 《Cadence 开发合集》 文章标签： Cadence Orcad Capture 原理图 硬件开发
于 2022-02-11 23:28:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fydar/article/details/122890511
版权
本文介绍了如何在Cadence Orcad Capture中通过图文教程快速批量添加PIN到原理图Symbol，提高硬件开发的效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文
Cadence Orcad Capture创建多部分Symbol及Homogeneous及Heterogeneous图文教程及视频演示
fydar的博客
01-28 4258
对于大多数元件1个元件1个Symbol的图片既可以表示。但是对于某些元件包含多个相同部分，或者元件PIN太多不便于阅读的情况。创建多部分的Symbol是一个不错的选择。本文简单介绍使用Capture软件创建多部分Symbol的方法。并分别用Homogeneous和Heterogeneous两种方法来创建以说明其不同。
Cadence Orcad Capture新建原理图Symbol及新建和添加元件库到工程的方法图文教程及视频演示
fydar的博客
01-28 1万+
在使用Capture进行原理图设计时，首先应该拥有元件库，并将元件库添加到自己工程中。本文简单介绍使用Capture软件新建元件库，新建元件库中的Symbol，及将元件库添加到工程的方法。
【技术笔记】Cadence 创建元器件 Pin 引脚的创建与设置
weixin_50499137的博客
02-21 1932
Pin 引脚设置正确在电子电路设计、制造及产品使用的全生命周期中都起着关键作用，确保信号准确传输，引脚类型决定信号流向：引脚类型如输入（Input）、输出（Output）、双向（Bidirectional）等有明确的信号传输规则。实现电路逻辑功能逻辑引脚设置影响逻辑运算。
零基础新手Cadence使用详细教程
最新发布
weixin_48503277的博客
03-20 1915
软件版本：Cadence514；创作背景：BISTU集成电路版图设计、集成电路设计及应用、集成电路EDA课程使用；创作目的：个人记录，备忘；作者：YeCC；联系方式：yecc09@outlook.com。
Cadence OrCAD: FPGA原理图批量交换pin pinswap（excel法）
Fantasy237的博客
11-16 5850
Cadence OrCAD: FPGA原理图批量交换pin pinswap（excel法）。稍稍做点小改进。
orcad capture对元件库的引脚进行批量修改
wsq_666的博客
07-02 1万+
1.如下图是一个9pin的连接器 2.当我想要对pin 1进行修改，只需要双击pin 1即可调出管脚编辑器，在其中对引脚属性进行修改即可 3.但是上面的方法太过于麻烦，如果我有100 pin，岂不是要点击100下，其实可以对所有引脚进行批量修改，先在olb中选中要修改的元件库，然后右键，选中Split Part，即可对属性进行批量的修改。 ...
cadence 批量添加Place no connect(x)
jament的博客
03-07 9255
刚入门cadence画原理图，绘制原理图时，有多好引脚未使用，现阶段是为了原理图好看些吧，把这些引脚都打上Place no connect(x)标识。未使用的引脚少的时候还好，引脚多起来以后，就有些繁琐了，特别是好多连接关系中突然有一个未连接的引脚，很容易忽略（不想漏掉一个）。在网上查找解决方法的时候，没有找到直接的方法，在网上浏览了一些帖子之后，摸索找到了能批量添加的方法，分享如下。 批量添加步...
Cadence OrCAD Capture 修改添加阵列PIN的递增方向的方法
fydar的博客
09-03 1567
如下图所示创建原理图符号库时，使用Place→Pin Array的方法添加的阵列管脚，默认都是从上往下（或者从左往后）依次顺序递增的，有时需要需要管脚的顺序为从下往上依次递增，本文简单介绍其方法。
Cadence Orcad Capture Place pin的窗口的深入讲解图文
fydar的博客
01-26 1848
本文简单介绍一下在建立封装过程中，Pin type和Pin shape。
Cadence下切换编译器及进行VerilogA编译与建模并生成symbol（以三明治式加速度传感器为例）
Nirvana_Tai的博客
07-07 9331
本文基于CentOS的Cadence，通过VerilogA语言进行电学建模及生成symbol，主要讲述了初学者容易出现的编译器难使用的问题并通过切换Gedit编译器解决
Orcad Capture使用Excel表格修改元件PIN的名称和编号
BfuPhp的博客
09-17 1010
通过创建宏并运行它，您可以自动读取Excel表格中的PIN信息并将其应用到设计中的元件上。首先，您需要准备一个包含需要修改的元件PIN信息的Excel表格。表格的第一行应包含列标题，例如，第一列可以用于元件名称，第二列用于PIN名称，第三列用于PIN编号。从第二行开始，填写相应的元件PIN信息。宏将打开Excel表格并读取其中的PIN信息，然后在设计中查找对应的元件并修改其PIN名称和编号。接下来，您需要创建一个宏来读取Excel表格并将其中的PIN信息应用到Orcad Capture设计中的元件上。
Cadence 17.2 软件使用（3）— 绘制电阻、电容、LED等简单元器件的原理图Symbol库
热门推荐
qq_38113006的博客
05-22 2万+
Cadence 17.2 软件使用（3）— 绘制电阻、电容、LED等简单元器件的原理图Symbol库 一、绘制电阻的Symbol 新建电阻元器件，输入名称，索引编号即可，其他的暂时不填，点击OK 在右侧的绘图工具里选择【Place Pin】放置引脚 弹出引脚设置界面，输入引脚名称，引脚序号，引脚形状，引脚类型。引脚名称可以是数字或字母；引脚序号非常关键，需要和之后的PCB封装的引脚一一对应，可以是数字或字母；引脚形状可以由自己选择，这里电阻选择没有长度的引脚；引脚类型选择默认的【Passive】即可
第4讲、电阻、电容、电感、二极管等器件的原理图Symbol绘制
mzw72188552的专栏
02-06 6650
本讲的主要内容是如何使用OrCAD绘制电阻、电容、电感、二极管等分立器件的原理图Symbol。 在上一讲中我们完成了DragonFly四轴飞行器原理图工程的创建以及原理图库的创建，但是软件附带的库中的器件太少，很多我们需要的找不到，而且很多能找到的也不太符合我们的要求，所以我们需要自己画这个项目中的原理图Symbol。我今天带着大家学习一下如何使用OrCAD绘制电阻、电容、电感、二极管等器件的原...
Cadence 原理图中如何批量对网络添加后缀
焦冬冬的博客
03-21 3010
选中所有的网络，右键——Edit Properties 复制到Excel中，键入公式，回车，下拉得到带有后缀的网络，然后复制到原理图中即可。
cadence 原理图orcad使用总结篇二：FPGA/CPLD换PIN方法
焊武大帝的专栏
12-16 7278
平时原理图设计过程中，FPGA和CPLD换PIN是一件在刀尖上跳舞的细活，换PIN务必保证准确无误；博文主要包括两部分： 第一部分：BANK直连换PIN； 第二部分：不同页面的PIN之间的串阻网络调整 第一部分：BANK直连换PIN； 1.LAYOUT工程师会提供一份换PIN表格，格式如下图： 2. 打开原理图，找到换pin list文件里FPGA BANK对应的网络。这里可以把FPGA的每个BANK里的网络与BANK一一对应起来， 注意只选中网络右击选择edit properties；进.
cadence 617 从原理图导出symbol并修改symbol形状的教程——基于运算放大器
weixin_73850879的博客
08-25 5985
cadence 617 从原理图导出symbol并修改symbol形状的教程——基于运算放大器
ORCAD————手动创建多部分逻辑封装
DVYWUI的博客
10-03 1032
此时显示A部分，view——previous part 可以查看B部分，快捷键：ctrl+B。放置管脚时，如果后续需要做仿真，则引脚类型要配置。View——package可以查看元件所有部分。在已有原理图库基础上新建元件。
Cadence OrCAD Capture 批量放置No Connect不连接的方法
fydar的博客
08-31 2729
在进行原理图设计时，未用到的管脚一般需要放置“No Connect”非连接点。本文介绍其批量放置方法。
ORCAD学习系列之一 ORCAD元器件库的建立
CalclusWang的博客
08-06 1万+
1、自带元器件库 1.1 、orcad 自带库的路径 Cadence 16.6X自带元件库存放路径： X:\Cadence\Cadence_SPB_16.6\tools\capture\library Cadence 17.2自带元件库存放路径： X:\Cadence\Cadence_SPB_17.2\tools\capture\library Cadence 17.4自带元件库存放路径： X:\Cadence\Cadence_SPB_17.4\tools\capture\library ..
cadence创建symbol
10-27
在Cadence中，创建symbol是将Verilog-A模型转换为可在Schematic中使用的元件。以下是创建symbol的步骤： 1. 编写Verilog-A代码并保存为.va文件。 2. 打开Cadence Virtuoso软件并创建一个新的库。 3. 在库中创建一个新的cellview。 4. 在cellview中打开Schematic编辑器。 5. 在Schematic编辑器中，选择“Create Symbol”选项并输入元件名称。 6. 在弹出的对话框中，选择“From Verilog-A”选项并选择之前编写的.va文件。 7. 点击“OK”按钮，系统将自动生成symbol并将其添加到Schematic中。 8. 可以在Schematic中使用该symbol进行仿真模拟。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬小二

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值