displayport 调试中遇到的问题

说明：

1    altera a10 在使用quauts 18.1 pro版本时，才支持  dp1.4（8.1Gbps/lane）协议，低于a10或者低于18.1pro版本，则只能支持到 dp1.2（5.4Gbps/lane）

2    目前（2020），绝大部分显示器最高只支持到 dp1.2（5.4Gbps/lane）

3    xilinx的 zynq7035 只支持到 dp1.2，dp ip的 lisence 需要每隔4个月去官网申请

4    新港海岸的ncs8805 只支持到 dp1.2

 

调试注意事项：

1   注意 管脚顺序，如果主链路1234分配成了4321，训练时会通过，但是无法点亮屏幕

2  注意 高速时钟，必须为135M， 否则训练不能通过

3  从差分时钟出来的clk, fpga接收端一定要设置成lvds，否则差分时钟的100mv振动无法识别

 

 

altera

4  a10 的 RREF 两个管脚必须接 2k电阻，否则 pll 无法锁定

5  dp模块用到了CLKUSR管脚，必须接100m时钟，否则 cal_busy 一直为高，参考pinout 文件对clkusr 的说明

6  altera a10 生成example 工程时，要选用a10版本，即 参数 BITEC_DP_CARD_REV=1 ，否则phy_dp会有差异，训练无法通过

其他软件中的问题 参考文章： NIOS 编译问题

 

新港海岸ncs8805：

7  初始化代码要用 ncs8801s上位机 产生，打开 Frame_enhance_en 选项，对应 0x71 寄存器写09

8  部分屏幕下完代码后会黑屏，需要重启或者重新插拔才重新训练