vivado 提高编译速度的方法

1>   

将 vivado 中不相干时钟 ，添加 set_clock_group 约束（即quaruts 中的 set_false_path）

具体如何添加 可使用 constraint_wizard 辅助

此约束可以优化 布局布线 时序，大幅减少布线时间

不添加此条命令，则最佳资源会用在不相关时钟之间的约束上，浪费大量优质资源，且难以满足时序要求

vivado 中的 pll 和 mmcm 等 generate_clock 已经自动添加约束，无需手动添加

例如：

set_clock_groups -logically_exclusive -group [get_clocks -include_generated_clocks clk_out1_design_1_clk_wiz_0_0_Gen] -group [get_clocks -include_generated_clocks clk_out2_design_1_clk_wiz_0_0_Gen]

set_clock_groups -asynchronous -group [get_clocks clk_fpga_0] -group [get_clocks clk_out1_design_1_clk_wiz_0_0]

2 > 

将 ip 生成时设置成 out of context per ip

设置好后会产生下面的 out-of-context module runs,会在  工程.run 文件夹下单独生成编译后文件，如果没有修改ip，重编工程会直接调用，节省时间

其他加速方法参考 ：VIVADO多线程编译、增量编译设置、综合策略实现策略（提高编译速度）_vivado增量编译_再见遇见的博客-CSDN博客

 vivado中设置多线程编译_vivado 多线程_长弓的坚持的博客-CSDN博客

 采用 多线程 编译在windows 上 加速不明显，实际观察仍然没有多核一起工作