cadence allegro 怎么进行drc检测

最新推荐文章于 2025-02-11 20:17:16 发布

gobyzero

最新推荐文章于 2025-02-11 20:17:16 发布

阅读量1.6w

点赞数 2

分类专栏：硬件文章标签： Cadence，EDA

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/gobyzero/article/details/107243432

版权

硬件专栏收录该内容

5 篇文章

订阅专栏

本文介绍如何在PCB设计中使用菜单栏的setup选项启用在线DRC检查，通过更新DRC工具进行规则检查。文章详细解释了DRC检测项的设置方法，以及如何识别和解决常见的DRC错误，如包间距离过小等问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

菜单栏setup —>enable on-line drc 可以开启在线drc检查，鼠标放在右下角drc的颜色框上可以看到on line drc是否是开启状态。
DRC检测的步骤：“tools”–“update DRC”
所有的DRC检测项设置在“setup”–“constraints”–“modes”，负责DRC的开启和关闭。
如果有DRC错误，就在PCB会出现红色的警告的，比如“PP”，这个是package和package之间的间距小于规则设置。可以在网上搜索所有的DRC错误，就能判断哪块有问题了。
如果板子很大，不容易看到DRC错误，修改drc显示大小，“setup”–“design parameter”–“display”，改大“DRC marker size”的值

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。