本文介绍了Verilog作为硬件描述语言的角色，强调了综合器在将Verilog代码转化为电路网表的过程，以及仿真器在设计验证中的重要性。通过举例说明加法器的设计与仿真，阐述了QUARTUS、ISE、VIVADO等综合器和MODELSIM、VCS等仿真器的工作原理。内容特别指出，Verilog语法中设计语法是学习重点，而仿真测试语法则可在需要时查阅。本书目标是为本科和研究生教学提供指导，聚焦于设计语法的讲解。
Verilg是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能。而我们最终是要在电路上实现该功能的。当Verilog描述出硬件功能后，我们需要综合器对Verilog代码进行解释，将代码转化成实际的电路来表示，最终实际的电路，我们称之为网表。这种将Verilog代码转成网表的工具，就是综合器。上图左上角是一份verilog代码，该代码描述了一个加法器功能。该代码经过综合器解释后，转化成一个加法器电路。QUARTUS、ISE和VIVADO都是综合器，集成电路常用的综合器是DC。
我们在FPGA设计的过程中，不可避免会出现各种BUG。如果我们编写好代码，综合成电路，烧写到FPGA后，才看到问题，此时去定位问题就会非常地困难了。在综合前，我们可以在电脑里对代码进行仿真测试一下，把BUG找出来解决，最后才烧写进FPGA。我们可以认为，没有经过仿真验证的代码，一定是存在BUG的。
为了模拟真实的情况，我们需要编写测试文件。该文件
最低0.47元/天 解锁文章
扫一扫
664
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
