第四章 PCB 的封装导入及模块化布局设计

目录

第四章 PCB 的封装导入及模块化布局设计

4.1 封装导入 PCB 文件及常见报错解决方法

4.2 PCB 板框的评估及叠层设置

4.3 PCB 快捷键的设置及推荐

4.4 模块化布局规划

4.5 PCB 布局实战演示

4.6 PCB 布局优化及调整


第四章 PCB 的封装导入及模块化布局设计

4.1 封装导入 PCB 文件及常见报错解决方法

进入 PCB 文件(PcbDoc)。

PCB 文件(PcbDoc)中导入元件封装:

        · 菜单栏中的设计(Design)- Import Changes From …… .PrjPcb(从 …… .PrjPcb 工程中导入变更);

        · 或进入原理图文件(SchDoc)- 菜单栏中的设计(Design)- Update PCB Document …… .PcbDoc(更新 PCB 文件);

        · 弹出 Comparator Results(比对结果)窗口,选择“Yes”继续并创建 ECO(Continue and create ECO)- 弹出工程变更指令窗口,一般 Add Rooms(增加 Room)项不予勾选 ❌ ,再选择“执行变更”;

        · 执行变更后,可能会报出错误,在下方 ✔ 仅显示错误,选择“报告变更”,生成 Excel 报表。

导入过程中产生的错误并修改:打开保存的 Excel 报表;

        · 封装未找到(Footprint not found)

        更改方法:添加不存在的封装或者导入其他封装库以弥补;

                · 导入其他封装库文件:将其他库文件保存到当前工程所在的文件夹中,回到软件的 Projects(工程)面板,右击当前 PCB 工程文件(PrjPcb)- 添加已有文档到工程(A)- 选择刚刚保存到工程文件夹下的库;

                · 导入后在 PCB Library(PCB 库面板)中复制报错中缺失的元件封装,到工程下自己创建的PCB 封装库的 PCB Library(PCB 库面板)中再粘贴以完成调用;

                · 修改完成后,保存文件!再按照上方导入元件网表步骤重新导入。

        · 未知管脚(Unknown Pin)

更改方法:

                · 回到原理图文件(SchDoc),搜索未知管脚所在的元件位号(快捷键 J 键 - C 键),检查原理图中元件管脚连接是否存在问题;

                · 复制问题元件的 Design Item ID(元件设计标识,在属性(Properties)面板 - 属性(Properties)下),进入原理图库文件(SchLib),在 SCH Library(原理图库)面板的搜索栏中检索并找到元件,检查管脚位号和名称等是否有误(属性(Properties)面板 - 属性(Properties));

                · 回到 PCB 文件(PcbDoc),搜索未知管脚所在的元件位号(快捷键 J 键 - C 键),检查元件封装是否有问题,可能是原理图中元件及其封装匹配错误,需要在原理图文件(SchDoc)中修改封装(属性(Properties)面板 - Footprint(封装))或重新绘制封装等,保证原理图库中的元件和封装中的元件管脚完全匹配;

                · 修改完成后,保存文件!再按照上方导入元件网表步骤重新导入;

                · 总结:出现该错误可能是封装缺失、封装管脚缺失、封装管脚位号不匹配。

导入完成后的绿色报错及其修改:导入完成后,PCB 文件(PcbDoc)中图纸区域元件显示绿色是一种系统的报错;

        · 暂时复位报错(取消当前报错显示):快捷键 T 键 - M 键,重新移动元件会再次显示;

        · 设置报错规则:菜单栏中的工具(Tools)- 设计规则检查(D),弹出设计规则检查器窗口,选择左侧树状图中的 Rules To Check(检查规则),右键检查规则,选择“批量 DRC - 关闭所有”和“在线 DRC - 关闭所有”,再点击左侧树状图中的 Rules To Check(检查规则)下的 Electrical(电气(规则)),启用所有的规则检查,设置完成后复位报错(快捷键 T 键 - M 键);

        · 出现白色圆圈圈住两个管脚焊盘是短路报错,需要检查封装(焊盘参数中 Jumper 改为0),必要时重新绘制。

报错原因:

        · 刚运行 DRC 时即弹出报错窗口,见第 6 章笔记;

        · Clearance Constraint 间距限制;

        · Short-Circuit Constraint 短路限制;

        · Un-Routed Net Constraint 未布线网络设置;

        · Modified Polygon 修改过的多边形(铜皮);

        · Width Constraint 布线宽度限制;

        · Power Plane Connect Rule 电源平面连接规则;

        · Hole Size Constraint 孔径限制;

        · Hole To Hole Clearance 孔间间距:是指相邻两孔之间最短距离(不包括焊盘和阻焊);

        · Minimum Solder Mask Sliver 最小阻焊间距:阻焊与阻焊之间的间隙可称为“绿油桥”,距离过窄可能成本过高甚至无法生产;某些 IC 的阻焊无法扩展距离时,厂家生产会对该区域“开通窗”,即不覆盖油墨,此时可在规则检查器中取消对该规则的检查;

        · Silk to Solder Mask 丝印与阻焊;

        · Silk to Silk 丝印与丝印;

               · 丝印检查:可多复制一份 PCB 文件,工程文件对应器件调整好后,副本文件内删除该器件,逐一排查;

        · Net Antennae 网络天线:突出的走线部分构成天线可能会造成电磁干扰;

        · Height Constraint 高度限制:避免成品器件间的物理冲突;

        · 调出 Message 面板查看 DRC 报错;

        · 规则不合理时修改规则。

4.2 PCB 板框的评估及叠层设置

制版的理想要求:板子尽可能小,层数尽可能少,以降低生产成本。

进入 PCB 文件(PcbDoc)。

评估板框尺寸及其绘制:

        · 菜单栏中的工具(Tools)- 器件摆放(O)- 在矩形区域排列(L),任意绘制一个矩形区域,器件将自动排布在该区域内;

        · 确定大致区域后,在板层 Mechanical 1(机械板层1)上,快捷键 P 键 + L 键绘制一个稍大一些的矩形区域作为板框;

        · 以板框左下角作为绘制原点,快捷键为 E 键 - O 键 - S 键;

        · 再次修改板框尺寸,尽可能为整数;

        · 标记板框尺寸:快捷键 P 键(放置) + D 键(尺寸) + L 键(线性尺寸);绘制过程摁下 Tab 键暂停,可在 Properties(属性)面板中 Units(单位)设置标注单位(Primary Units)和标注精度(小数点后几位,Value Precision),Value(值)设置显示格式(Format);

        · 切换栅格捕捉:Shift 键 + E 键,方便捕捉中心点等;若此方式仍不方便,还可添加过孔作为辅助;

        · 选中绘制的所有板框线条(摁住 Shift 键选中),在菜单栏中选择设计(Design)- 板子形状(S)- 按照选择对象定义(D),完成板框的重新定义。

固定孔放置:

        · 放置四个固定孔中心在板框的四个角;

        · 利用精确移动(快捷键 M 键,选择“通过X、Y移动选中对象”),两个坐标方向各偏移5mm(注意正负)使固定孔落入版中。

评估板层:做4层板还是2层板;

        · 成本:4层板成本高(研究用途可先不考虑,用于生产需考虑);

        · 设计:2层板难度大;

        · 信号质量:4层板信号质量好;

PCB 设计层数:

        · 只有偶数层板子(2、4、6……)

        · 考虑布线的密度

        · 考虑 BGA 的深度

        · 考虑信号的质量

管理板层:

        · 进入层叠管理器:菜单栏中的设计(Design)- 层叠管理器(K);

        · 一些默认存在的板层:Top Overlay(顶层丝印层)、Top Solder(顶层阻焊层)、Top Layer(顶层,可走信号线)、Bottom Layer(底层,可走信号线)、Bottom Overlay(底层丝印层)、Bottom Solder(底层阻焊层);

        · 添加板层:板层名称处右键 - Insert layer below(在下方插入板层)- Signal(正片,常用)、Plane(负片,常用)、Core(芯板)、Prepreg(PP 片)、Surface Finish(表面处理层,如喷漆),这里做四层板添加两个负片层,并更改层名,命名方式推荐:属性+实际层号,如 GND02、PWR03等;

        · 正片层绘制的走线为导电线路,其余地方不导电;负片层绘制的走线为绝缘线路,其余地方导电,负片层可划分不同的区域用于不同的网络。

回到 PCB 绘制区:

        · 单层显示:快捷键 Shift 键 + S 键;

        · 设置区域连接到的电网络:负片层中双击闭合区域,弹出平面分割窗口,设置即可;

        · 若放置的过孔与当前区域网络相连,则形成一个十字叉形外围,否则为完全绝缘的封闭的圆包围。

4.3 PCB 快捷键的设置及推荐

进入 PCB 文件(PcbDoc)。

自定义快捷键:

        · 鼠标放置在想要自定义快捷键的菜单命令上,摁住 Ctrl 键,点击该命令;

        · 弹出 Edit Command(编辑命令)窗口,在下方快捷键中可选的(A)项目框鼠标单击,并在键盘上摁下想要定义为的按键,点击“确定”以生效。

常用快捷键推荐:

拉线

过孔

覆铜

离散器件排列

线选

框选

F2

F3

F4

F6

2

3

左对齐

右对齐

上对齐

下对齐

水平等间距

垂直等间距

Num 4

Num 3

Num 8

Num 2

Num 7

Num 9

器件位号排列

差分线

删除网络

物理选择

执行 DRC

规则

Num 5

Alt + F2

Alt + ` 或

Alt + Q

Ctrl + H

T + D

D + R

Class(类)

网络显示关闭

移动

选择

单位切换

单层显示

D + C

N

M

S

Q

Shift + S

切换抓取

多根走线

忽略障碍物

Shift + E

T + T + M

Shift + R

        表格带有底纹颜色为设置的默认快捷键。

        一些命令的解释:

                覆铜:大面积导电区域/等电位点;

                        原命令:放置(Place)- 铺铜(G);

                离散器件排列:通过框选整齐排列选中器件;

                        原命令:工具(Tools)- 器件摆放(O)- 在矩形区域排列(L);

                线选:绘制到的线所触碰的元件会被选中;

                        原命令:快捷键 S 键 - 线接触到的对象(L);

                框选:元件密集地方框选区域不会误触;

                        原命令:快捷键 S 键 - 区域内部(I);

                对齐类原命令:上方快捷按钮对齐;

                删除网络:无需逐段删除布线;

                        原命令:布线(U)- 取消布线(U)- 连接(C);

                差分线:

                        原命令:上方快捷按钮布线,右键选择交互式差分对布线,或布线(U)- 交互式差分对布线(I);

                物理选择:物理上有导线连接的器件及其连接的导线都会被选中;

                忽略障碍物走线:该快捷键可切换走线方式,是否避开障碍物,其中在右上角优选项设置(Preference)中,左侧树状栏 PCB Editor(PCB 编辑器)- Interactive Routing(交互式布线)中布线冲突解决方案里一般仅 ✔ 忽略障碍(G)、✔ 推挤障碍(P)、✔ 绕开障碍(W)、紧贴并推挤障碍(H)即可,当前模式设置为 Ignore Obstacles(忽略障碍物);

一个快捷键操作练习50遍。

4.4 模块化布局规划

进入 PCB 文件(PcbDoc)。

上方文件选项卡右键,选择水平分割(H),另一个窗口显示原理图文件(SchDoc);

启用交叉选择模式:菜单栏的工具(Tools)- 交叉选择模式;

在原理图中框选器件,会同步在 PCB 板图中选中,利用离散器件排列功能分布在一个单独区域,区分功能模块

交叉探针:类似交叉选择,快捷键 T 键 + C 键。

取消显示电源类布线连接:

        · 创建电源类网络定义:Class(类)快捷键(D 键 + C 键),弹出对象类浏览器,右击左侧树状图中的 Object Classes(对象类)- Net Classes(网络类),选择添加类,命名为“PWR”(意为电源类网络),选择电源类的网络标签(如 GND、VCC 等);

        · 右下角 Panels(面板)- PCB,打开 PCB 面板,左侧上方选择 Nets(网络)项,在下方新建好的电源类 PWR 处右键 - 连接 - 隐藏。

4.5 PCB 布局实战演示

进入 PCB 文件(PcbDoc)。

常见布局原则:

        · 先大后小,先大的功能模块,后小的功能模块;

        · 就近原则:大的主控模块放在中间位置,小的模块根据网络连接提示放到靠近的合适位置;

        · 先经过大电容、再经过小电容;

        · 经常用手拨动的器件放右手边;

        · 同一个电源的尽量放置在一起,便于划分电源区域;

        · 连接过程检查修改焊盘位号等,更新修改。

联合器件移动:选中要组合的元件 - 右键 - 联合(U)- 从选中的器件生成联合;

        打散联合器件:选中已联合的器件 - 右键 - 联合(U)- 从联合打散器件。

隐藏网络连接提示(白线):快捷键 N 键 - 隐藏连接(H)- 全部(A)。

统一更改器件位号丝印大小:右键任意一个位号丝印,选择“查找相似对象(N)”,弹出查找相似对象窗口,在 Object Specific(对象规格)中的 String Type(字符串类)- Designator(位号)改为“Same(相同)”,点击“确定”以生效查找;在 Properties(属性)面板中,Properties(属性)- Text Height(文本高度)修改小(参考值10mil),Font Type(字体种类)- Stroke Width(笔划宽度)修改小(参考值2mil)

统一更改器件位号丝印位置:选中所有器件(Ctrl 键 + A 键),再按下快捷键 A 键 - 定位器件文本(P),弹出元器件文本位置窗口,在标识符处选择器件正中心处,点击“确定”以生效修改。

查找文本:快捷键 Ctrl 键 + F 键。

4.6 PCB 布局优化及调整

进入 PCB 文件(PcbDoc)。

多用对齐命令,使得布局美观,同时要考虑走线方便。

尽量单面布局,减少制造成本。

Record of Contents 下面是本资源所包涵PCB库的内容。注意本资源是PCB封装库(PCB footprints)。 Axial Lead Diode.PcbLib BGA_Rect.PcbLib BGA_Sq_100P.PcbLib BGA_Sq_127P.PcbLib BGA_Sq_150P.PcbLib BGA_Sq_40P.PcbLib BGA_Sq_50P.PcbLib BGA_Sq_65P.PcbLib BGA_Sq_75P.PcbLib BGA_Sq_80P.PcbLib Bridge Rectifier.PcbLib Bumpered QFP - Centre Index.PcbLib Bumpered QFP - Corner Index.PcbLib CAN - Circle pin arrangement.PcbLib CAN - Rectangle pin arrangement.PcbLib Capacitor Electrolytic Mount Ring.PcbLib Capacitor Electrolytic Snap-In.PcbLib Capacitor Non-Polar Axial.PcbLib Capacitor Non-Polar Dipped Radial.PcbLib Capacitor Non-Polar Disc.PcbLib Capacitor Non-Polar Tubular.PcbLib Capacitor Polar Axial.PcbLib Capacitor Polar Radial Cylinder.PcbLib Capacitor Tantalum Leadless.PcbLib Capacitor Tantalum Radial Bead.PcbLib Capacitor Tantalum Radial Oval.PcbLib Capacitor Tantalum Radial Rectangle.PcbLib Ceramic DFP.PcbLib CGA_Sq_100P.PcbLib CGA_Sq_127P.PcbLib Chip Diode - 2 Contacts.PcbLib Chip Resistor Array - Panasonic.PcbLib Chip_Capacitor_L.PcbLib Chip_Capacitor_M.PcbLib Chip_Capacitor_N.PcbLib Chip_Inductor_L.PcbLib Chip_Inductor_M.PcbLib Chip_Inductor_N.PcbLib Chip_Resistor_L.PcbLib Chip_Resistor_M.PcbLib Chip_Resistor_N.PcbLib Con 050 DSubminiature.PcbLib Con Audio Video.PcbLib Con Audio.PcbLib Con Board-to-Board.PcbLib Con Card.PcbLib Con CardEdge.PcbLib Con CompactPCI.PcbLib Con DIN 41612.PcbLib Con DIN Circular.PcbLib Con Docking Station.PcbLib Con FPC-FFC.PcbLib Con High-Speed PCB.PcbLib Con IDC.PcbLib Con IEEE1394.PcbLib Con Low Power.PcbLib Con Mains Power.PcbLib Con Mod Jack PCB.PcbLib Con Rect Stag PCB.PcbLib Con RF Coaxial.PcbLib Con USB.PcbLib CQFP_Sq_127P_Side_L.PcbLib CQFP_Sq_127P_Side_M.PcbLib CQFP_Sq_127P_Side_N.PcbLib CQFP_Sq_50P_Side_L.PcbLib CQFP_Sq_50P_Side_M.PcbLib CQFP_Sq_50P_Side_N.PcbLib CQFP_Sq_63P_Ctr_L.PcbLib CQFP_Sq_63P_Ctr_M.PcbLib CQFP_Sq_63P_Ctr_N.PcbLib CQFP_Sq_63P_Side_L.PcbLib CQFP_Sq_63P_Side_M.PcbLib CQFP_Sq_63P_Side_N.PcbLib CQFP_Sq_65P_Side_L.PcbLib CQFP_Sq_65P_Side_M.PcbLib CQFP_Sq_65P_Side_N.PcbLib CQFP_Sq_80P_Side_L.PcbLib CQFP_Sq_80P_Side_M.PcbLib CQFP_Sq_80P_Side_N.PcbLib Crystal Oscillator.PcbLib Cylinder with Flat Index.PcbLib Diamond Base CAN - 2 Leads.PcbLib Diamond Base CAN - 3+ Leads.PcbLib DIP - LED Display.PcbLib DIP - Peg Leads.PcbLib DIP, Modified - Trimmed Leads.PcbLib DIP, Shrink - Stub Leads.PcbLib DPAK_L.PcbLib DPAK_M.PcbLib DPAK_N.PcbLib Dual-In-Line Package.PcbLib Flange Mount with Rectangular Base.PcbLib Horizontal, Flange Mount with Tab.PcbLib LCC_Sq_L.PcbLib LCC_Sq_M.PcbLib LCC_Sq_N.PcbLib Leaded Chip Carrier - Rectangle.PcbLib Leadless Chip Carrier - Rectangle.PcbLib Leadless Chip Carrier - Square.PcbLib Low Profile Module (LPM).PcbLib MELF - Diode.PcbLib MELF - Resistor.PcbLib MicroSMD_40P_V.PcbLib MicroSMD_50P_V.PcbLib Miscellaneous Connector PCB.PcbLib Miscellaneous Devices PCB.PcbLib Miscellaneous.PcbLib Pin Grid Array Package (PGA).PcbLib PLCC_Sq_127P_Ctr_L.PcbLib PLCC_Sq_127P_Ctr_M.PcbLib PLCC_Sq_127P_Ctr_N.PcbLib QFN_Rect_50P_Side_V.PcbLib QFN_Sq_100P_Side_L.PcbLib QFN_Sq_100P_Side_M.PcbLib QFN_Sq_100P_Side_N.PcbLib QFN_Sq_40P_Side_L.PcbLib QFN_Sq_40P_Side_M.PcbLib QFN_Sq_40P_Side_N.PcbLib QFN_Sq_40P_Side_V.PcbLib QFN_Sq_50P_Side_L.PcbLib QFN_Sq_50P_Side_M.PcbLib QFN_Sq_50P_Side_N.PcbLib QFN_Sq_50P_Side_V.PcbLib QFN_Sq_65P_Side_L.PcbLib QFN_Sq_65P_Side_M.PcbLib QFN_Sq_65P_Side_N.PcbLib QFN_Sq_65P_Side_V.PcbLib QFN_Sq_80P_Side_L.PcbLib QFN_Sq_80P_Side_M.PcbLib QFN_Sq_80P_Side_N.PcbLib QFP_Rect_100P_Side_L.PcbLib QFP_Rect_100P_Side_M.PcbLib QFP_Rect_100P_Side_N.PcbLib QFP_Rect_65P_Side_L.PcbLib QFP_Rect_65P_Side_M.PcbLib QFP_Rect_65P_Side_N.PcbLib QFP_Rect_80P_Side_L.PcbLib QFP_Rect_80P_Side_M.PcbLib QFP_Rect_80P_Side_N.PcbLib QFP_Shrink_Rect_30P_Side_L.PcbLib QFP_Shrink_Rect_30P_Side_M.PcbLib QFP_Shrink_Rect_30P_Side_N.PcbLib QFP_Shrink_Rect_40P_Side_L.PcbLib QFP_Shrink_Rect_40P_Side_M.PcbLib QFP_Shrink_Rect_40P_Side_N.PcbLib QFP_Shrink_Rect_50P_Side_L.PcbLib QFP_Shrink_Rect_50P_Side_M.PcbLib QFP_Shrink_Rect_50P_Side_N.PcbLib QFP_Shrink_Sq_40P_Side_L.PcbLib QFP_Shrink_Sq_40P_Side_M.PcbLib QFP_Shrink_Sq_40P_Side_N.PcbLib QFP_Shrink_Sq_50P_Side_L.PcbLib QFP_Shrink_Sq_50P_Side_M.PcbLib QFP_Shrink_Sq_50P_Side_N.PcbLib QFP_Sq_100P_Side_L.PcbLib QFP_Sq_100P_Side_M.PcbLib QFP_Sq_100P_Side_N.PcbLib QFP_Sq_127P_Side_L.PcbLib QFP_Sq_127P_Side_M.PcbLib QFP_Sq_127P_Side_N.PcbLib QFP_Sq_65P_Side_L.PcbLib QFP_Sq_65P_Side_M.PcbLib QFP_Sq_65P_Side_N.PcbLib QFP_Sq_80P_Side_L.PcbLib QFP_Sq_80P_Side_M.PcbLib QFP_Sq_80P_Side_N.PcbLib QFP_Thin_Rect_50P_Side_L.PcbLib QFP_Thin_Rect_50P_Side_M.PcbLib QFP_Thin_Rect_50P_Side_N.PcbLib QFP_Thin_Rect_65P_Side_L.PcbLib QFP_Thin_Rect_65P_Side_M.PcbLib QFP_Thin_Rect_65P_Side_N.PcbLib QFP_Thin_Sq_40P_Side_L.PcbLib QFP_Thin_Sq_40P_Side_M.PcbLib QFP_Thin_Sq_40P_Side_N.PcbLib QFP_Thin_Sq_50P_Side_L.PcbLib QFP_Thin_Sq_50P_Side_M.PcbLib QFP_Thin_Sq_50P_Side_N.PcbLib QFP_Thin_Sq_50P_Side_V.PcbLib QFP_Thin_Sq_65P_Side_L.PcbLib QFP_Thin_Sq_65P_Side_M.PcbLib QFP_Thin_Sq_65P_Side_N.PcbLib QFP_Thin_Sq_65P_Side_V.PcbLib QFP_Thin_Sq_80P_Side_L.PcbLib QFP_Thin_Sq_80P_Side_M.PcbLib QFP_Thin_Sq_80P_Side_N.PcbLib Quad In-Line Package (QUIP).PcbLib Resistor - Axial.PcbLib Single In-Line with Mounting Hole.PcbLib Single In-Line with no Mounting Hole.PcbLib Single-In-Line Package - 5+ Leads.PcbLib Small Outline Diode - 2 C-Bend Leads.PcbLib Small Outline Diode - 2 Flat Leads.PcbLib Small Outline Diode - 2 Gullwing Leads.PcbLib Small Outline Diode - 2 Yoke Leads.PcbLib Small Outline Diode - 2 Z-Bend Leads.PcbLib Small Outline Diode - 3+ Flat Leads.PcbLib Small Outline with C-Bend Leads.PcbLib Small Outline with J Leads.PcbLib SOIC_127P_L.PcbLib SOIC_127P_M.PcbLib SOIC_127P_N.PcbLib SON_127P_V.PcbLib SON_40P_L.PcbLib SON_40P_M.PcbLib SON_40P_N.PcbLib SON_40P_V.PcbLib SON_50P_L.PcbLib SON_50P_M.PcbLib SON_50P_N.PcbLib SON_50P_V.PcbLib SON_65P_L.PcbLib SON_65P_M.PcbLib SON_65P_N.PcbLib SON_65P_V.PcbLib SON_80P_V.PcbLib SON_95P_V.PcbLib SOP_102P_L.PcbLib SOP_102P_M.PcbLib SOP_102P_N.PcbLib SOP_127P_L.PcbLib SOP_127P_M.PcbLib SOP_127P_N.PcbLib SOP_254P_L.PcbLib SOP_254P_M.PcbLib SOP_254P_N.PcbLib SOP_635P_L.PcbLib SOP_635P_M.PcbLib SOP_635P_N.PcbLib SOP_65P_L.PcbLib SOP_65P_M.PcbLib SOP_65P_N.PcbLib SOP_80P_L.PcbLib SOP_80P_M.PcbLib SOP_80P_N.PcbLib SOT - 3 Flat Leads.PcbLib SOT 89.PcbLib SOT143_L.PcbLib SOT143_M.PcbLib SOT143_N.PcbLib SOT223_L.PcbLib SOT223_M.PcbLib SOT223_N.PcbLib SOT23_5-6Lead_L.PcbLib SOT23_5-6Lead_M.PcbLib SOT23_5-6Lead_N.PcbLib SOT23_L.PcbLib SOT23_M.PcbLib SOT23_N.PcbLib SOT343_L.PcbLib SOT343_M.PcbLib SOT343_N.PcbLib SOT89_L.PcbLib SOT89_M.PcbLib SOT89_N.PcbLib TSOP_65P_L.PcbLib TSOP_65P_M.PcbLib TSOP_65P_N.PcbLib TSSOP_30P_L.PcbLib TSSOP_30P_M.PcbLib TSSOP_30P_N.PcbLib TSSOP_40P_L.PcbLib TSSOP_40P_M.PcbLib TSSOP_40P_N.PcbLib TSSOP_50P_L.PcbLib TSSOP_50P_M.PcbLib TSSOP_50P_N.PcbLib TSSOP_55P_L.PcbLib TSSOP_55P_M.PcbLib TSSOP_55P_N.PcbLib Vertical, Dual-Row, Flange Mount with Tab.PcbLib Vertical, Single-Row, Flange Mount with Tab.PcbLib Zig-Zag-In-Line Package Odd Lead Number.PcbLib Zig-Zag-In-Line Package, Even Lead Number.PcbLib Log_290709.txt
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值