uvm学习之简称

简写

检验待测设计(design under test,DUT
RTL 级（寄存器级别，Register Transistor Level）
成门级网表（gate netlist）
的当属标准延时格式（SDF，Standard Delay Format）文件
前端仿真指的是进行 RTL 仿真
寄存器（register），它的输出端（Q port）相对时钟输入端（Clk port）的延时为零延时（delta delay）。
后端仿真指的是进行门级（gate level）仿真。
零延时（zero delay）仿真、单位延时（unit delay）仿真和 SDF 仿真。
反向标注（back annotation）
综合工具（synthesis tooling）完成的。
流片（tape out）
硅前（pre-silicon）硅后流程（post-silicon）可测试性设计（DFT，Design For Test）
TLM（事务级模型，Transaction Level Model）
ESL（电子系统级，electronic system-level）开发
ESL 开发流程通过建立虚拟原型（virtual prototype）又称 TLM 模型
芯片系统级（chip level / system level）
子系统级（sub-system level）
模块级（module level / unit level）
监测器（monitor）
断言（assertion）
参考模型（reference model）
比较器（comparator/scoreboard）
文件提取（extraction
文件依赖度分析（dependency analysis）、
编译（compilation and elaboration）
仿真（simulation）
结果分析（result analysis）
回归测试（regression test）
环境建设者（environment builder）
通过脚本（script）语言来做管理的
动态仿真（dynamic simulation）
随机序列（random sequence）
语法检查（syntax check）
语义检查（linting check）
跨时钟域检查（CDC，Cross-clock Domain Check
形式验证（formal verification
多通道数据整形器（MCDF，Multi-Channel Data Formatter
通道从端（Channel Slave
仲裁器（Arbiter）：
整形器（Formatter）。
控制寄存器（Control Registers）
BFM（Bus Function Model，总线功能模型
behavioral（行为模型）或 generator（发生器
线程同步（thread synchronization）类
事务接口（transaction interface）类。