Serdes系列总结——Xilinx serdes IP使用(一)——3G serdes

本文档详述了在Xilinx Zynq 7035 FPGA上配置和使用3.072G速率、20bit I/O的3G Serdes IP过程。内容涵盖IP核设置、时钟和管脚配置,以及从仿真到上板调试的步骤。在IP核详细设置中,涉及GT Selection、Line Rate、Encoding和Clocking等选项。在IP example设计中,介绍了如何修改数据接口和避坑技巧,包括对gtwizard_0_GT_USRCLK_SOURCE.v文件的修改。最终,提供了一个经过修改的工程示例,可用于上板调试,并展示了成功的仿真结果。
摘要由CSDN通过智能技术生成

Serdes系列总结——Xilinx serdes IP使用(一)——3G serdes

器件:Xilinx zynq 7035
版本:vivado2019.2
实现:一个线速率为3.072G的,输入为20bit,输出为20bit的无协议无编码的4对serdes例程,参考时钟为153.6MHz
目的:记录从仿真到上板调试的过程,方便回忆

IP核的详细设置

第一个选项卡 GT Selection
在这里插入图片描述在这里插入图片描述
第二个选项卡 GT Line Rate,RefClk Selection
在这里插入图片描述
在这里插入图片描述

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

十年老鸟

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值