JESD204接口调试总结——一次建链不稳定问题的解决

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

问题的暴露

之前由于只有一块板卡，且测试的比较少，一开始收发都建链了，所以以为JESD204已经调试完毕了。之后由于硬件需要测试双载波三阶交调性能，进行了程序更改，结果发现发射的双载波在频谱仪上会出现异常，具体表现为频谱仪底噪突然提升很大，检查链路标志发现时断时建，且只发直流不发单音的时候又能回到建链成功的状态。

问题的分析过程

按理来说JESD链路建立起来后，改变用户数据是不会导致链路掉链的，因此一开始百思不得其解。中间分析过收发链路间互相干扰的问题、收发隔离度问题、JESD两端参数不匹配问题、链路质量不好问题、时钟源不稳问题等等。进行了以下实验：

1. FPGA做近端回环，能够稳定自发自收。且设计模块与另一个已经在使用的transceiver芯片的基本一致，且另一个却没有这种问题。感觉不太像FPGA模块设计的问题
2. 收发链路互相干扰：硬件上把收链路完全关闭后，问