2021-04-23

最新推荐文章于 2024-06-06 20:03:31 发布
最新推荐文章于 2024-06-06 20:03:31 发布
阅读量497 收藏
点赞数
分类专栏： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fy775211/article/details/116040125
版权

JESD204B接口sync跳动

大家好，最近我在调试AD9136，遇到一个问题想要请教咨询一下。我在调试jesd接口的时候，一直无法同步，查找原因发现是sync不断跳动导致。我检查了寄存器参数配置，均无问题，并且同样的参数在另一款AD9136板上可以正常工作。
为了调试我让fpga一直发送k28.5码，发现sync依然在不断跳动，搞不明白是怎么回事，请教一下大家

fy775211
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
JESD204接口调试总结——一次建链不稳定问题的解决
gzy0506的博客
11-06 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——一次建链不稳定问题的解决问题的暴露问题的分析过程问题的解决问题根本原因分析事后反思 问题的暴露 之前由于只有一块板卡，且测试的比较少，一开始收发都建链了，所以以为JESD204已经调试完毕了。之后由于硬件需要测试双载波三阶交调性能，进行了程序更改，结果发现发射的双载波在频谱仪上会出现异常，具体表现为频谱仪底噪突然提升很大，检查链路标志发现时断时建，且只发直流不发单音的时候又能回到建链成功的状态。 问题的分析过程
ADC-JESD204B接口调试记录
weixin_43813325的博客
05-27 9627
调试 JESD调试时比较容易出问题的地方： 1、ADC配置： 2、时钟： ①外时钟： GTH参考时钟、jesd core时钟、sysref参考时钟 ②内时钟： drp时钟 3、复位：时钟锁定->ADC配置完成->JESD复位，JESD复位有以下三个，其中rx_reset为jesd core 和phy core复位，axi_reset为axi配置总线复位，rx_aresetn为输出标志复位完成。 后面补个图吧好抽象。。。。 问题描述 根据前面所述，ADC配置完成后首先进入CGS阶段。这时会发送连
JESD204B SYNC无法拉高
czzelec的博客
06-13 7305
** JESD204B SYNC无法拉高 调试AD9625时，出现sync无法拉高，有时不稳的情况，具体现象如下： 有时候SYNC很绰，抓sync上升沿看到它一直在跳；全速跑的时候寄存器显示同步了，但是sync和valid一直低，读03c一直都是3333 ** 038寄存器为00010001，指示sysref捕获，sync achieve;03c寄存器一直处于00003333，指示用到的低4la...
案例-JESD204B 显示sync不上
最新发布
whm128的博客
06-06 992
下面描述的内容主要针对subclass0和subclass2，对于subclass1来说，没有严格要求（我说的是SYNC信号的发起和采样）。SYNC信号都是从RX设备发送到TX设备（适用于subclass0、subclass1和subclass2模式），不管是那种，我们只要明白，RX发到TX的，前是电平信号，所以不能使用交流耦合，同时检查了原理图设计。在本项目案例中是由FPGA发往ADC的，而ADC没有回应，经过测试发现，SYNC信号存在，重点排查ADC外围电路，ADC电源异常，问题解决。
《FPGA调试记录》关于DAC-FPGA JESD204B接口调试
qq_32353821的博客
05-31 3867
项目场景： AD9176 mode10调试记录 问题描述 调试AD9176的过程中发现有时FPGA与DAC之间的JESD204B建链正常，但是出现了偶尔重新加载bit或者重启硬件后出现输出不正常的现象。如图1，此时DAC NCO配置为1.8GHz，FPGA产生的信号频率为9MHz。在频谱中显示出现多个峰值信号。 在此状态下，FPGA与DAC之间的JESD204B建链正常，sync信号稳定输出高电平，且通过ILA触发采集Sync信号沿变化时，始终无触发。 原因分析： 由于jesd204B接口sync信
JESD204B接口调试记录3 - 总结
shuwei1990的博客
01-12 3625
FPGA, Vivado, Xilinx, JESD204B, fsx4, LMK04828, AD9689
关于jesd204B调试总结
qq_20785973的博客
09-02 8513
jesd204B很早之前就开始弄，最开始用的是xilinx ip，只是简单的做了tx的，成功发送了一个sin信号，然后因为后面做其他项目放了接近一年，中间虽然做AD9371确实用的了jesd204的，但是实际AD9371官方给了demo也不用怎么去理解协议本身。所以花了几天时间测试了下AD9152这个板子，简单做了下QPSK调制的测试，成功观测到QPSK星座图。现在大致写下调试总结： 1、JES...
204B协议SYNC~信号定义及组合（combining）
UKR_FPGA_LY的博客
10-10 2205
#204B # SYNC信号
5G安全报告[2021-04-23]（23页）.pdf
05-18
5G安全报告[2021-04-23]（23页）.pdf
Pipeline-Trigger-2021-04-07T23-24-34.883Z:为工具链创建
04-08
标题中的“Pipeline-Trigger-2021-04-07T23-24-34.883Z:为工具链创建”暗示了这是一个关于自动化工作流程的项目，具体是针对2021年4月7日晚11点24分34秒的一次触发器设置。在软件开发领域，"Pipeline"通常指的是持续...
Pipeline-Trigger-2021-04-05T23-02-22.614Z:为工具链创建
04-06
标题“Pipeline-Trigger-2021-04-05T23-02-22.614Z: 为工具链创建”暗示了这是一个关于自动化工作流程的项目，很可能涉及到持续集成（CI）或持续部署（CD）的场景。在IT行业中，Pipeline通常指的是一个自动化的流程...
panic-full-2021-11-23-231447.000.ips
11-24
panic-full-2021-11-23-231447.000.ips
Toolint-tests-Empty-TC-Add-Tools-2021-04-05T23-00-37.724Z:为工具链创建
04-06
标题“Toolint-tests-Empty-TC-Add-Tools-2021-04-05T23-00-37.724Z:为工具链创建”表明这是一个关于构建或扩展工具链的项目，具体是在2021年4月5日23:00:37进行的一次测试。"Empty-TC"可能指的是一个空白的工具链，...
minio-RELEASE.2023-01-31T02-24-19Z版本
02-08
新版本配置 export MINIO_ROOT_USER=admin export MINIO_ROOT_PASSWORD=12345678 原旧版本中的配置是MINIO_ACCESS_KEY和MINIO_SECRET_KEY，请注意别在各博客中直接复制把自己的配置写错了，新下载的minio是用不了旧...
syllabus-2021-1:课程大纲IIC2343准计算机计算研究所2021-1
03-25
IIC2343-计算计算机 :floppy_disk: 课程大纲IIC2343准计算机计算研究所2021-1。 El cursoconstaráde 4评价，dos interrogaciones y dos tareas，donde cada una tiene unatankeraciónde 25％，和... I1 23/04 23/04
美国日本新冠疫情数据2020-1至2021-12-01（天-周-月）
04-15
亚太经济, 2020, No.219(02):23-31. [4]周新辉, 李昱喆, 李富有. 新冠疫情对中小服务型企业影响评估及对策研究— —基于回归算法优化模型的分析预测[J]. 经济评论, 2020(3). 美国日 本新冠疫情数据2020-1至2021-...
AD9173/AD9689 FMC采集板卡调试记录
jingjiankai5228的博客
02-13 6911
花了近两天时间将AD9173 FMC板卡驱动了一下，简单记录下遇到的问题 首先AD9173为ADI推出的最大支持12.6G采样率的DAC器件，由于寄存机繁多，所以比较适合C语言进行配置，官方也提供了一个AD9172的配置流程，AD9173基本类似，驱动的第一步是先要完成器件的寄存器访问，这个可以根据实际平台进行选择，我这里用的是zynq器件，但是为了移植方便，我一般不用自带的SPI接口，个人习惯SPI时序由逻辑PL端完成，这样有个好处是方便移植，即使跑操作系统也可以省去设备树添加的工作。 寄存器配置完成，.
JESD204B时序仿真
xiaoxiaoxianjia的博客
01-24 2187
http://blog.sina.com.cn/s/blog_6d10b2c40102xcpr.html 为了debug的方便，我在vivado里仿真了jesd204b的接收与发射，知道了正确的码流是怎样的，才能在调试电路板中准确的确定接口的状态。 我用了如下图所示的连接方式： tx_tdata用sin函数生成。 core reset之后30.98us，tx core才返回reset完成的信号，tx_aresetn拉高，41.96us，rx core才返回reset完成的信号，rx_aresetn拉高。
jesd204B
weixin_43412117的博客
04-24 2261
调试JESD204B： 问题描述 卡在CGS阶段。 rx_204B 收到了连续的K码bcbcbcbc，但是SYNC一直不能拉高。 sdk的串口打印报错。initial frame synchronization:NO ? 原因分析： 可能收发的配置问题？ sysref频率有问题？ 复位的问题？ 解决方案： 结果是block设计中204B传输层的ip有两个输入信号没有连线，这里给个常数。 改完再编译，就能跑通了。 sync终于拉高了。 ......
在spark shell中创建表，如下表所示： 用户 id 月份 小计 累积 u01 2021-01 11 11 u01 2021-02 12 23 002 2021-01 12 12 u03 2021-01 u04 2021-01
05-24
你可以使用Spark SQL的语句来创建表，具体步骤如下： 1. 打开Spark Shell，输入以下命令进入Spark SQL模式： ``` $ spark-shell --master local[*] --conf spark.ui.enabled=false scala> val spark = SparkSession.builder().appName("SparkSQL").getOrCreate() scala> import spark.implicits._ scala> val sc = spark.sparkContext ``` 2. 创建一个case class来表示你的数据： ``` case class User(id: String, month: String, subtotal: Integer, cumulative: Integer) ``` 3. 创建一个DataFrame，并将其注册为一个表： ``` val data = Seq( User("u01", "2021-01", 11, 11), User("u01", "2021-02", 12, 23), User("002", "2021-01", 12, 12), User("u03", "2021-01", null, null), User("u04", "2021-01", null, null) ).toDF() data.createOrReplaceTempView("users") ``` 4. 使用Spark SQL语句查询表： ``` spark.sql("SELECT * FROM users").show() ``` 输出结果如下： ``` +---+-------+--------+---------+ | id| month|subtotal|cumulative| +---+-------+--------+---------+ |u01|2021-01| 11| 11| |u01|2021-02| 12| 23| |002|2021-01| 12| 12| |u03|2021-01| null| null| |u04|2021-01| null| null| +---+-------+--------+---------+ ```

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值