《硬件架构的艺术》学习笔记(3.1)---跨时钟域设计

多时钟设计

在进行一个含有多个时钟的设计时，在仿真和综合过程中遵循一定的准则将会带来巨大的好处。

信号命名法

系统时钟：sys_clk； （system ）
发送时钟：tx_clk； （transmit ）
接受时钟：rx_clk； （receive ）

源信号：src_sig； （sorce ）
目标信号：dest_sig； （destination）

跨时钟域

对于跨时钟域的信号传输问题，从信号的性质方面考虑分为两方面：1）控制信号的传输；2）数据信号的传输。从信号的宽度方面考虑又分为以下两方面：1）单bit信号传输；2）多bit信号的传输。{单比特信号一般指单比特控制信号} {多比特信号一般指多比特数据信号}

单比特（控制）信号跨时钟域传输

对于慢时钟域到快时钟域传输

1. 双锁存器同步法

双锁存器同步法的波形图如下图。