晶体/晶振电路介绍

一、晶体振荡电路简介

晶体振荡器可分为并联谐振和串联谐振两大类。一类是晶体在回路中作为等效电感元件来使用，这类振荡器称之为并联谐振型晶体振荡器，比如让这个等效电感与外部的电容结合，就构成了电容三点式振荡器。大多数的晶体振荡器都是采用电容三点式并联谐振的结构。

在并联型晶体振荡电路中应用最广泛的是Pierce（皮尔斯）振荡电路。

该系统的输入阻抗在谐振频率上很低，而在其他频率上则很高。其高阻抗的特性使它更容易受到周围电路的干扰。此外为了降低功耗，目前振荡器的电平一般限制在1V以下，这进一步降低了其抗干扰的能力。

二、layout要求

晶体是非常敏感且重要的器件，并且易受干扰，所以Layout要求很高，不好的Layout会导致设备工作异常、稳定性降低或者EMC问题。

为了增强晶体振荡电路的抗干扰能力，PCB layout十分重要。

如下是比较常规的晶体布局要求，某些芯片对于晶体布局会有特殊要求，应该参考Datesheet或者知道文档，此文档可以找硬件工程师提供。

布局：

1. 晶体应靠近IC，电容位于晶体和IC 之间，且靠近晶体放置。

2. 晶体应远离高速电路和信号、频繁变化的低速数字信号、电感磁珠变压器等磁性元件，晶体的Top层和Bottom层都要远离这些信号和器件。

3. 晶体容易受到应力影响，所以不要摆放在PCB边缘。

4. 尽量远离热源。

布线：

1. 晶体必须参考GND平面，禁止参考电源平面和参考层跨平面。

2. 晶体下方禁止走高速电路和信号、频繁变化的低速数字信号。

3. 晶体和负载电容接地线要尽量短，减少回流信号的影响，必要时参考地平面做分割，防止回流信号流过晶体GND。

4. 晶体和负载电容周围使用GND平面和GND孔包围，减少收到的干扰。

5. 类差分形式走线。

三、示例

图示1：

也有一些变形设计，如加串阻、测试点等。

图示2：参考地平面隔离，防止地平面上的其他信号的回流信号干扰晶体的地回流信号。