bsub -Ip VCS -full64 -debug_pp +v2k +vcs+lic+wait -debug_access+all -override_timescale=1ps/1ps -f list.f -sverilog +neg_tchk
bsub -Ip ./simv
1、在编译命令中加入 -override_timescale=1ps/1ps, 即可覆盖前面所有文件中设置的 `timescale
2、如果编译命令中没有加入 -override_timescale=1ps/1ps,那么按照文件调用顺序, `timescale只在某一段范围内有效,直到下一个 `timescale出现,由新的 `timescale作用生效
Ref: