Cadence绘制PCB，连线明明连上了，为什么Unrouted nets里还是显示未连接？

最新推荐文章于 2024-03-19 23:09:14 发布
最新推荐文章于 2024-03-19 23:09:14 发布
阅读量7k 收藏 9
点赞数 3
分类专栏： Cadence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/haputa_ovolll/article/details/110015593
版权

原因是因为连线时，Snap to connect point没有勾选，直接连线，导致焊盘与焊盘的中心点没连接上，所以显示未连接。但DRC不会报错，因为规则检查没有问题
在这里插入图片描述
我们把Snap to connect point勾选上，再按F3连线的画，把起点和终点连上就没有问题。
在这里插入图片描述
这真是一个巨严谨的软件，爱了爱了
在这里插入图片描述

haputa�
关注
  • 3
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【Allegro 17.4软件操作保姆级教程九】布线后检查与调整
tianpu2320959696的博客
02-06 2913
0000
AllegroTextDraw:为Cadence Allegro PCB绘制矢量文本，支持中文和其他语言输入
05-19
为Cadence Allegro PCB绘制矢量文本，支持中文和其他语言输入。 用 编辑runtest.bat，将run-draGenerator.bat更改为run-draGenerator.bat -t "text you want" 。 运行runtest.bat。 将* .dra和* .bsm复制到您的...
Allegro PCB线布线已经连接，查看status状态显示没有连接
wang_ze_ping的博客
02-16 3465
当我们某个引脚的网络已经连接上时，查看status时，发现并未连接，如下图所示： 找到坐标显示的网络，如下图所示： 重新连接一下知道上述的短线消失
AD进行DRC检测时线明明连在一起了却报错？
ly_fish_sky的博客
04-13 2373
今天在使用AD16进行布线时，发现VCC3.3明明已经连上了却还是显示U16-2脚有3.3V的线没有连接上。 原来这里有根细线没有被我发现，，，，，
硬件学习件Cadence day15 allegro 查看state 后发现有网络未连接怎么办， shape 有问题怎么办，
最新发布
she666666的博客
03-19 481
　 1. 当我们查看 state 有问题怎么解决 2. ALLEGRO使用(V16.2)-DRC错误代码对照
【allegro 17.4软件操作保姆级教程九】布线后检查与调整
highman110的博客
12-05 3867
详述allegro布线后的调整与检查操作
Altium Designer遇到原理图中的所有的器件都连上了，但是生成PCB却没连上的解决办！！！！！！！
热门推荐
蜻蜓队长c的博客
04-08 1万+
一、原理图的器件的引脚和它对应的封装引脚没有进行正确的匹配，如下图 如果你的元件管脚编号是英文的端口号，不是数字从1到最后一个引脚，那么在你给他添加封装的时候模型管脚也会是对应的英文的端口号，这样子就会出现标题所说的情况（造成此原因是因为元件管脚标号和模型管脚编号对应不上） 解决办法：修改模型管脚标号，修改成全都是数字的标号，并且和元件管脚的数字标号所对应。如下图 ...
AD画PCB遇到器件之间无法连接设置
sy8690585100的博客
02-14 1万+
问题描述：在使用AD画PCB时，无网络的状态下，有时会遇到无法连接元器件。 原因分析：PCB设置中禁止了不同网络之间的交叉连接。 解决问题： 　　　　解决该问题有两种方式： 　　对每个脚位设置网络； 　　Tools->Preferences->PCB Editor ->Interactive Routing->Current Mode, 下拉列表中选 ingnore obstacles。 ...
05Cadence Allegro在PCB设计完成后的检查事项
weixin_43918076的博客
07-06 8305
序言 在生成光绘文件以前，需要利用软件检查PCB相关事项 这其中包含： 1、检查器件是否全部放置； 2、检查连接是否全部完成； 3、查看是否有孤铜、无网络铜皮； 5、检查DRC； 4、检查Dangling Lines（单端线，也称断头线，是无用多余的线段） Dangling Via（单面孔，孔是用来连接两个及以上线或铜皮的，单面 孔是指只有一面连接了线或者铜皮）。 正文 检查器件是否全部放置； 选择菜单【Display→Status】，在Unplaced symbols一栏显示为0%，意味着器件全部放置
【allegro 17.4软件操作保姆级教程六】布线操作基础之一
highman110的博客
11-29 1万+
详解allegro布线阶段的常用命令和操作方法
Allegro Cadence 常用PCB封装库
08-27
Allegro Cadence 常用PCB封装库。1、常用的PCB封装库文件，里面的.dra文件可以用PCB Editor打开。2、常用的直插元件、贴片元件、BGA封装、LQFP封装都有。3、文件解压后为208MB。
Cadence画PCB傻瓜式教程
05-10
很简单的介绍从原理图到PCB的简单设计的步骤,没有繁琐的介绍
常用电子元器件Cadence Allegro PCB标准封装库器件Package封装库合集（Cadence库）.zip
05-26
常用电子元器件Cadence Allegro PCB标准封装库器件Package封装库合集（Cadence库），解压后150MB。
CADENCE_白皮书：解决 112G 连接的信号完整性难题-综合文档
05-23
CADENCE_白皮书：解决 112G 连接的信号完整性难题
【Altium Designer】AD 已经连线的端子DRC出现未连线错误
ReadAir的专栏
06-29 1万+
昨天晚上研究了好久，发现有一个钮子开关的线始终显示未连接，多次重启也不能解决，其他人都劝我换AD18得了。 不！我相信问题不在AD！ 功夫不负有心人，终于发现错误，并详细介绍如下： 对于未布线的问题，检查是否有一端是过孔，若是，检查该带过孔的器件pcb封装， 打开焊盘属性， OK，问题解决！ ///////////////////////////////////////////////...
Cadence Allegro PCB绘制：布线后的操作教程
化十の产研思考
03-07 9440
PCB绘制过程中布线无疑是一个大头，当结束了漫长的布线阶段后，还需要为你的元器件添加上美观的丝印，结束了这些工作还有最后几步需要注意，本次就来总结一下PCB后期的处理工作和检查工作。
Allegro PCB查看布线进度以及未布线的引脚或者网络
wang_ze_ping的博客
02-02 3540
点击Display中的Staus：查看布线进度： 点击下图红色框可以看到哪个器件的网络没有连接上，但是并不直观： 如果更直观在PCB中看清没有连接上的网络，点击setup中的design parameters：如下图所示 在Ratnets中选择pin to pin: ...
解决 Allegro 走线时不自动捕捉焊盘中心点的问题
qizhi321123的博客
02-05 6074
1.连线的时候要勾选pins和vias,以及snap to connect point，如图所示
DXP出现Un-Routed Net Constraint报错的一种情况和解决方法
霍团长的博客
02-26 8123
1.问题描述 当机型电路的测试时，需要重复画出一款电路及辅助电路系统； 此时，作为超过2层PCB板，内电层可能出现很多悬浮区域，区域之间互相独立不联系，但是这些区域的网络命名是一样的； 例如，上图中，所有悬浮区域网络都叫做IR。这个时候通过规则检查，就会报错： 2. 解决办法 对于内电层悬浮的区域，其实我们只需要将所有网络命名出现差异即可解决报错问题； ...
cadence 绘制pcb
08-15
Cadence提供了一套强大的PCB设计工具套件，可用于绘制和设计印刷电路板（PCB）。以下是使用Cadence进行PCB设计的一般步骤： 1. 创建PCB项目：在Cadence的PCB设计工具中创建一个新的PCB项目，设置项目名称和工作目录。 2. 定义电路板尺寸和层次结构：使用Cadence的工具设置电路板的尺寸和层次结构。您可以指定板子的大小、形状，以及层数和层次结构。 3. 绘制电路原理图：使用Cadence的原理图设计工具，绘制电路原理图。在原理图中，您可以定义电路的连接和元件布局。 4. 创建封装：使用Cadence的封装编辑器创建元件封装。您可以定义元件的尺寸、引脚布局和焊盘等信息。 5. 进行走线布局：使用Cadence的布局工具将元件放置在电路板上，并进行走线布局。您可以手动调整元件位置、路线走向，以满足设计要求。 6. 进行信号完整性分析：使用Cadence的信号完整性分析工具对走线进行分析，以确保信号的稳定性和可靠性。 7. 创建输出文件：一旦完成PCB设计，您可以使用Cadence的输出工具创建所需的输出文件，例如Gerber文件、BOM清单、3D模型等。 8. 进行设计验证：在完成PCB设计后，使用Cadence的验证工具对设计进行验证，确保设计符合规范和要求。 请注意，以上步骤仅提供了一个一般的PCB设计流程示例。实际的PCB设计可能因项目要求和工作流程而有所不同。在使用Cadence进行PCB设计时，建议参考官方文档、教程和培训资源，以获得更详细和准确的指导。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值