Cadence绘制PCB，连线明明连上了，为什么Unrouted nets里还是显示未连接？

最新推荐文章于 2024-07-05 17:08:21 发布
最新推荐文章于 2024-07-05 17:08:21 发布
阅读量7.7k 收藏 9
点赞数 3
分类专栏： Cadence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Haputa_Ovolll/article/details/110015593
版权

原因是因为连线时，Snap to connect point没有勾选，直接连线，导致焊盘与焊盘的中心点没连接上，所以显示未连接。但DRC不会报错，因为规则检查没有问题
在这里插入图片描述
我们把Snap to connect point勾选上，再按F3连线的画，把起点和终点连上就没有问题。
在这里插入图片描述
这真是一个巨严谨的软件，爱了爱了
在这里插入图片描述

haputa�
关注
专栏目录
解决 Allegro 走线时不自动捕捉焊盘中心点的问题
qizhi321123的博客
02-05 6891
1.连线的时候要勾选pins和vias,以及snap to connect point，如图所示
Altium Designer遇到原理图中的所有的器件都连上了，但是生成PCB却没连上的解决办！！！！！！！
蜻蜓队长c的博客
04-08 1万+
一、原理图的器件的引脚和它对应的封装引脚没有进行正确的匹配，如下图 如果你的元件管脚编号是英文的端口号，不是数字从1到最后一个引脚，那么在你给他添加封装的时候模型管脚也会是对应的英文的端口号，这样子就会出现标题所说的情况（造成此原因是因为元件管脚标号和模型管脚编号对应不上） 解决办法：修改模型管脚标号，修改成全都是数字的标号，并且和元件管脚的数字标号所对应。如下图 ...
Allegro 17.4笔记（3）——PCB布线部分
最新发布
qq_44742284的博客
07-05 933
关于叠层与阻抗的详细信息可以看“爱上电路设计”的PCB板-叠层详细介绍，以下是链接。1.我们以一个1.6mm的四层板进行叠层和阻抗的操作。
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted
xiao_yao_ke的博客
12-02 1万+
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted. The problem bus(es) and/or net(s) are system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0]. CRITICAL WARNING: [Route 35-54] Net: system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0] is not completely routed. Resoluti
【allegro 17.4软件操作保姆级教程九】布线后检查与调整
highman110的博客
12-05 4280
详述allegro布线后的调整与检查操作
Allegro PCB线布线已经连接，查看status状态显示没有连接
wang_ze_ping的博客
02-16 3753
当我们某个引脚的网络已经连接上时，查看status时，发现并未连接，如下图所示： 找到坐标显示的网络，如下图所示： 重新连接一下知道上述的短线消失
【Altium Designer】AD 已经连线的端子DRC出现未连线错误
ReadAir的专栏
06-29 1万+
昨天晚上研究了好久，发现有一个钮子开关的线始终显示未连接，多次重启也不能解决，其他人都劝我换AD18得了。 不！我相信问题不在AD！ 功夫不负有心人，终于发现错误，并详细介绍如下： 对于未布线的问题，检查是否有一端是过孔，若是，检查该带过孔的器件pcb封装， 打开焊盘属性， OK，问题解决！ ///////////////////////////////////////////////...
cadence_allegro有短路、DRC能检测到但不报错也不标红的问题记录_allegro的奇怪bug_SPB17.2的奇怪bug
Mr_liu_666的博客
05-17 3151
问题始末： 笔者在完成一块PCB设计的时候，添加了一个过孔矩阵——用于芯片底部地与bottom地相连，添加后导出光绘文件能够导出，有warnings也没有在乎，检查PCB时也没有图2中的DRC报错，于是造成了PCB图有问题的情况。 图1：有明显短路、DRC检测到了但没有在图中标出的情况图 图2：有明显短路、DRC检测到了并正常标出的PCB图 图3：allegro输出光绘文件时产生的warning图 图4BOTTOM层正常输出文件图 总结： 在导出光绘文件之前看一眼DRC的颜色.
AD画PCB的DRC报错引脚未连接解决办法
uuup_的博客
11-02 1826
一个基于I2C通信的芯片有个引脚没有用到，原理图绘制时在该引脚上放置了NO ERC（忽略电气规则检查），但是PCB画好后的DRC检查依旧显示引脚未连接，，再次运行DRC没有报错，问题解决啦。
Un-Routed Net ConStraint报错的原因
热门推荐
Mr.Liu
09-14 4万+
今天画PCB板，发现有一个报错显示Un-Routed Net ConStraint，怎么都解决不了，网上也找不到答案，最后把报错的线删除掉发现有一根飞线如下图所示：出错的原因就是他 最气人的是删除这根线下次编译还会报错，后来查看相同走线不报错的，发现原因是走直角 线时接头走了斜线引起的，下面是走线 左边不报错，右边报错 下面是删除垂直线后的走线 可以看出来左边正常，右边接头处出现小细线 原因：垂直走线要直连，不能在接头处走斜线，网上说是AD16版本的bug，之前用09版本都没出错过！ ...
AllegroTextDraw:为Cadence Allegro PCB绘制矢量文本，支持中文和其他语言输入
05-19
为Cadence Allegro PCB绘制矢量文本，支持中文和其他语言输入。 用 编辑runtest.bat，将run-draGenerator.bat更改为run-draGenerator.bat -t "text you want" 。 运行runtest.bat。 将* .dra和* .bsm复制到您的...
常用电子元器件Cadence Allegro PCB标准封装库器件Package封装库合集（Cadence库）.zip
05-26
首先，Cadence Allegro的封装库是设计者在绘制PCB布局时必不可少的资源。这些封装库包含了大量预定义的电子元器件模型，涵盖了电阻、电容、晶体管、集成电路等多种类型，覆盖了从简单到复杂的各种应用场景。封装库的...
Cadence画PCB傻瓜式教程
05-10
标题中提到的Cadence画PCB傻瓜式教程，意味着本教程旨在简化从原理图到PCB设计的过程，使初学者能够轻松理解并操作。Cadence公司是一家著名的电子设计自动化软件公司，而PCB（Printed Circuit Board，印刷电路板）...
Cadence Allegro绘制PCB时未用到的管脚赋为其他颜色的方法图文教程
fydar的博客
02-27 520
如下图所示，在进行PCB设计时，未用到的管脚被赋为了其他的颜色，这样进行布局和布线时会更加直观，本文简单介绍其设置方法。
Cadence之Allegro：绘制PCB
wws的博客
03-28 3742
在框中填入你自定义的文件夹名称xxx，在生成gerber数据操作时，会自动在brd文件所在的目录下生成xxx文件夹。，然后点击Route，Route feedrate一般设置为1，配置效果如下。注意：这个未定义线宽需每一层都设置，如果没有每一层都选上，PCB表面是不会显示丝印的。如果需要修改编注显示的长度单位(mm / inch)，点击 Parameters。然后会出现如下界面，鼠标点击红框圈出来的几个点就可以动态调整外框大小了。，然后点击OK，配置效果如下。，然后点击Drill，配置效果如下。
AD进行DRC检测时线明明连在一起了却报错？
ly_fish_sky的博客
04-13 2563
今天在使用AD16进行布线时，发现VCC3.3明明已经连上了却还是显示U16-2脚有3.3V的线没有连接上。 原来这里有根细线没有被我发现，，，，，
AD画完PCB，DRC检查不出来未连接的线
feifeiccode的博客
05-18 7930
1》DRC发现未连接的线为0，但Report----板信息 中的布线信息却不为0； DRC检测未连线为0 板信息的布线信息有5个未连接的线 是否感觉很奇怪，DRC检测失效了，然而是我们错了； 2》需要在DRC检测之前要设为最大的检测数为最大值，也就是说让你的所有错误都可以检测出来，这样就可以把没有显示的未连线的信息爆出来。之前设置的只设置了最大500个造成的。 这样只需要DRC检测就好了 ...
关于AD DRC 不能检测出没有连接 的错误
weixin_42096303的博客
03-19 3215
快捷键T+D 进入设计规则检查 然后发现 un-routed net 没有勾选上，所以没法检查没有连接的线路这个错误，勾选以后就可以了。
cadence 绘制pcb
08-15
Cadence提供了一套强大的PCB设计工具套件，可用于绘制和设计印刷电路板（PCB）。以下是使用Cadence进行PCB设计的一般步骤： 1. 创建PCB项目：在Cadence的PCB设计工具中创建一个新的PCB项目，设置项目名称和工作目录...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值