小梅哥Xilinx FPGA学习笔记16—使能时钟和门控时钟的原理与差异

于 2024-08-31 15:09:21 发布
阅读量379 收藏
点赞数 2
文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hbt233/article/details/141753053
版权

在编写FPGA的时候我们常常会遇到这样的问题：全局时钟的频率太高了，需要频率更低的时钟来驱动

1. 门控时钟分频
门控时钟就是通过计数的方式来实现对全局时钟的分频，满足你对低频时钟的需求。

2. 使能时钟
使能时钟的思路是这样的，保持全局时钟不变，也不增设新的时钟，而是通过使能信号控制下一级工作。

举个例子全局时钟频率为f，下一级的工作频率为f/10. 那么就可以在上一级每10个clk输出一个有效的使能信号，而下一级只有接收到有效的使能信号时才工作，这样下一级的输入时钟仍然是f，但是工作频率却是达到了f/10. 就满足了需求。使能时钟的性能和效率都要优于门控时钟，因此在条件允许的情况下推荐使用使能时钟。

门控时钟的缺点：

1.时钟延迟不确定，而且较大

2.使得时钟的波形变差

3.驱动能力不够

hbt233
关注
小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP
m0_51430584的博客
12-27 2901
IPIntellectual Property）即知识产权，简言而之，IP即电路功能模块。IP核在数字电路中常用于比较复杂的功能模块（如FIFORAMFIR滤波器、SDRAM控制器、PCIE接口等）设计成参数可修改的模块，让其他用户可以直接调用这些模块。IP核有三种不同的存在形式：HDL 语言形式---（软核）硬件描述语言;可进行参数调整、复用性强；布局、布线灵活；设计周期短、设计投入少网表形式---（固核）完成了综合的功能块；
小梅哥Xilinx FPGA学习笔记8——从计数器到可控线性序列机
m0_51430584的博客
11-19 363
让LED灯按照亮0.25秒，灭0.75秒的状态循环亮灭任务2：让LED灯按照亮0.25秒，灭0.5秒，亮0.75秒，灭1秒的状态循环亮灭以0.25为基本的LED状态变化间隔（最小时间单元）以8小段·为一个循环周期（参考任务二10个小段）；LED在每一小段该点亮还是该熄灭由8个输入端口决定。任务4：在任务三的基础上，实现每隔一定时间，比如1秒钟，执行一轮LED8个状态的切换控制。1.case语句，没有列举完的情况，需要加一个默认项列举完//语句1endcase。
FPGA原理与结构——时钟IP核的使用与测试
最新发布
lxa626的专栏
03-13 833
本文介绍xilinx的时钟。
Xilinx的智能门控时钟技术你了解吗？
孤独的单刀
06-02 1731
Xilinx的智能门控时钟技术你了解吗？
使能时钟和门控时钟
weixin_44558238的博客
10-19 669
2.若当中的某个触发器是由其他时钟触发，如图四所示的触发器假如输出一个上升沿，会使得门控时钟的波形变差以及产生毛刺。门控时钟：触发器输出的一个二分频时钟，用该二分频时钟作为工作时钟来触发其他触发器。如图所示：用门控时钟来触发触发器，ENA（使能信号）一直有效。使能时钟：触发器继续使用全局的高质量时钟来触发，将使能时钟作为触发器的使能信号。1.由于门控时钟到达各个触发器所用时间不一样，会造成时钟延迟不确定，而且比较大。如图所示为门控时钟作为工作时钟触发其他触发器。上面为门控时钟，下面为使能时钟。
门控时钟、使能时钟的实现
blog
10-27 4163
在编写FPGA的时候我们常常会遇到这样的问题：全局时钟的频率太高了，某些模块需要频率更低的时钟来驱动，总是调用pll太浪费资源了。现在说说这种时候该怎么办 1. 门控时钟分频 门控时钟就是通过计数的方式来实现对全局时钟的分频，满足你对低频时钟的需求。 基于计数器的分频器不说了太基础了，现在说说非整数分频怎么实现。非整数分频有两种方法，分别为交错法和累加法。 a. 交错法
分频时钟、使能时钟、门控时钟的概念和使用
aaa23d1的博客
11-08 3151
FPGA的时钟和时序以及功能息息相关，下面将介绍分频时钟，使能时钟以及门控时钟。
门控时钟与时钟使能
qq_40483920的博客
10-31 2654
在FPGA设计中，我们经常会使用分频的方法来得到一个我们需要的时钟频率，而在很多开发板厂家配套的教程里，他们常常会使用计数器分频得到的高低电平时钟来当做驱动时钟，这种方法简单易懂，但是，在工程设计中，这种方法是不被允许的。 门控时钟 门控时钟就是使用计数器和逻辑门翻转来产生的时钟，下面是典型的门控时钟 //生成I2C的SCL的四倍频率的驱动时钟用于驱动i2c的操作 always @(posedge sys_clk or negedge rst_n) begin if(rst_n == 1'b0) b
小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验
m0_51430584的博客
01-05 2119
存储器的分类在了解RAM IP核之前，我们先来看下存储器的大致分类，如下图所示：由上图可知，存储器包括随机存储器和只读存储器,随机存储器包括。
小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM
m0_51430584的博客
12-28 3973
ROM 是只读存储器（）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过IP核生成的ROM或RAM，调用的都是FPGA内部的RAM资源，掉电内容都会丢失（这也很容易解释，FPGA芯片内部本来就没有掉电非易失存储器单元）。用IP核生成的ROM模块只是提前添加了数据文件.coe格式），在FPGA运行时通过数据文件给ROM模块初始化，才使得ROM。
小梅哥Xilinx FPGA学习笔记15——基于SPI接口的ADC芯片驱动
m0_51430584的博客
12-12 3867
ADC（Analog to Digital Conver），通常是指一个将转变为数字信号（二进制表示的离散信号）的转换器。先将输入模拟电压转换成时间或频率，再把中间量转换成数字量双积分型 ADC，先对输入采样电压和基准电压进行两次积分，获得与采样电压平均值成正比的时间间隔，同时用计数器对标准时钟脉冲计数。抗干扰能力强，稳定性好，但转换速度低。①并联比较型 ADC，采用各量级同时并行比较，各位输出码也是同时并行产生，转换速度快。缺点是成本高、功耗大。
Verilog基础知识3（门控时钟及FPGA时钟使能处理）
时间的诗
07-13 2万+
需求说明：Verilog设计 内容       ：第一部分  门控时钟                   第二部分  门控时钟和时钟使能的理解（附代码） 来自       ：时间的诗 第一部分  门控时钟 原文：http://www.cnblogs.com/qiweiwang/archive/2011/03/17/1987060.html 门控
门控时钟
outlier001的博客
08-14 1519
使用门控时钟可以起到节约能耗的作用。这里只是简单额仿真一下利用门控时钟近视时钟的控制。 我们控制如果输入的数据是一长串的0或1则时钟保持不变，这样在传输这段数据的时候就会降低能耗。 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// //
【数字IC/FPGA】门控时钟
qq_40268672的博客
03-07 3934
门控时钟介绍 功耗是芯片设计中非常重要的一个指标，研究表明，在芯片功耗的组成中，有高达40%甚至更多是由时钟树消耗掉的。这个结果的原因也很直观，因为这些时钟树在系统中具有最高的切换频率，而且有很多时钟buffer，而且为了最小化时钟延时，它们通常具有很高的驱动强度。此外，即使输入和输出保持不变，接收时钟的触发器也会消耗一定的功耗。而且这些功耗主要是动态功耗。 减少时钟网络的功耗消耗，最直接的办法就是在不需要时钟的时候，把时钟关掉。这种方法就是所谓的门控时钟：clock gating。 门控时钟类别 1.与
FPGA的时钟资源
w0shishabi的博客
03-05 5881
目录1 时钟架构1.1 时钟布线资源1.2 CMT1.3 时钟缓冲器，管理，与布线 1 时钟架构 时钟管理块（ The clock management tile，CMT ）提供时钟频率合成( frequency synthesis )、去斜( deskew )、过滤抖动( jitter filtering ) 的功能。 全局时钟树（Global clock tree）跨整个器件同步时序单元。 I/O 和 时钟域时钟树（regional clock tree）最多允许跨3个垂直相邻的时钟域。 每个 CMT
XILINX 7系列FPGA_时钟篇
qq_35712169的博客
03-26 5756
XILINX 7系列FPGA的时钟简介，能够对基本的时钟结构有个了解
FPGA 中时钟信号的总结
热门推荐
坚持
10-17 3万+
数字电路中,时钟是整个电路最重要、最特殊的信号。 第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错. 第二, 时钟信号通常是系统中频率最高的信号. 第三, 时钟信号通常是负载最重的信号, 所以要合理分配负载。出于这样的考虑在FPGA这类可编程器件内部一般都设有数量不等的专门用于系统时钟驱动的全局时钟网络。这类网络的特点
从底层结构开始学习FPGA（14）----时钟结构
孤独的单刀
12-13 8698
本文源自Xilinx手册《UG472：7 Series FPGAs Clocking Resources》的第一章节，主要讲解了Xilinx7系列器件的时钟结构。
Kintex-7 FPGA时钟资源与布线详解
"这篇学习笔记主要探讨了Xilinx Kintex-7 FPGA的时钟设计，包括时钟资源架构和布线资源的详细分析。Kintex-7 FPGA的时钟系统采用专用的I/O和时钟管理技术，以满足各种复杂的时钟需求。时钟管理块（CMT）是其核心，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值