多速率信号处理(笔记)

前言

       要在保证通信系统达到设计要求的条件下尽量降低采样频率，减少硬件中运算处理器件消耗成了卫星通信系统设计的一个重要的挑战。要解决这个问题首先就要考虑对传输信号进行数字化接收，在不改动模拟中频的条件下，实现对不同速率信号的还原。数字接收方案只采用一种采样速率，所以可以减少前端ＡＤ采集器的硬件需求吗，避免由于满足采样率而导致的工作时钟的提升，如何以数字滤波的方法还原不同速率的信号成了急待解决的问题。

一、多速率信号处理技术

1、整数倍转换

(1)整数倍内插

      整数倍内插是指已知有序列，在原序列的相邻符号间以相同的速率插入０值点，然后通过低通滤波，来获得经过插值后的序列。

    插０后的序列与原序列的频谱其实是相同的，只是周期不一样。内插前后的频谱如下：

                                                                       内插前

                                                                   内插后的频谱

为了得到内插内插后的频谱，需要设计一个截止频率为的低通滤波器,对内插后的信号进行滤波得到插值信号。要实现以上频率响应的滤波器应该使用具有线性相位的ＦＩＲ滤波器，综合
性能要求选择合适的窗函数来设计。

(2)整数倍抽取

整数倍抽取主要是为了应对采样信号的速率过高的场景，通过抽取可以降低后面模块的处理速率。抽取过程是对输入信号每隔Ｄ个样值只保留一个样值，Ｄ为整数，被称为抽取因子。

时采样率能满足奈奎斯特采样定理，的频谱并不会表现出混叠现象，但如果对信号进行的再采样，就有可能使输出信号的频谱出现了混叠，后续处理就不能恢复出原本的输入序列，因此不能随意对进行抽取。为了能恢复出原来的信号，必须保证再抽取以后的抽样率也能满足抽样定理，否则只能在抽取之前，先进行低通的抗混叠滤波，把信号的带宽限制在以内。

加入了抗混叠滤波器，避免发生信号混叠。

(3)整数倍转换实现的结构

多速率信号处理的速率转换实现一般都采用有限冲击响应滤波器，线性相位，无极点干扰。

抗混叠滤波器输入与输出：

直接实现的结构如下所示：

存在的问题：效率低，对抽取扔掉的点也做了滤波。

只要把抽取的过程放到混叠滤波器的每条支路中就可以得到更高效的实现结构

整数倍抽取更高效方法：多相结构。对H（ｚ）进行多相分解，可以得到：

多相结构实现与高效实现区别只在于抗混叠滤波器的每个响应值被分成了Ｄ组，然后放置在了的响应中

的结构如下：

 

2、分数倍转换

（1）分数倍转换原理

两次采样率关系为其中ｍ为分数，即,D,I均为整数。T1表示输入数据的采样周期，T2表示输出数据的采样周期。先进行I倍插值，再进行D倍抽取。流程图如下

   如果采用上述流程框图作为分数倍速率转换的实现方案，结构设计比较简单，但是整个实现是在插值后的高速率下进行计算，而要求得到的却是一个较低速率的信号，这明显是不划算的，所以应该进一步研究更高效的实现结构

（2）分数倍转换结构

  实际结构如下所示：

分数倍转换的多相结构的等效网络如下图所示：

每一支路的实现结构如下图所示：

 

3、典型的滤波器实现

使用比较广泛的就是积分梳状滤波器（CIC）和半带滤波器

（1）CIC

     积分梳状滤波器（ｃａｓｃａｄｅｄ ｉｎｔｅｇｒａｔｏｒ－ｃｏｍｂ ｆｉｌｔｅｒ，ＣＩＣ Ｆｉｌｔｅｒ）是一种高效的窄带低通滤波器实现，不需要进行乘法运算。由梳状滤波器，积分器，和抽取器或插值器三个部分组成。流程：输入序列，当前输入在内的前Ｎ个值求和作为输出，下一个值到达时，滤波器保存的Ｎ个值进行移位，重新计算Ｎ个值的和。

不少的加法其实是重复的，实际上ＣＩＣ滤波器高效的递归实现：，采用递归实现的ＣＩＣ滤波器每计算一个输出值只需要两次加法，也只需要保存两个输入值与一个输出值。

（2）半带滤波器

     计算效率很高，实时性也比较好，与其它滤波器组合使用实现多种速率的转换。幅频特性：

     带滤波器以半带频率 π/2 呈中心对称，即其频谱中通带的波纹与阻带的波纹相等，而且有H(π/2) = 0.5。而在数字滤波器中一般都要求具有线性相位特性，所以还必须具有以下的特性：滤波器的阶数为奇数，滤波器具有对称的滤波器系数。，N为滤波器阶数。在使用半带滤波器作为抽取器时，要注意设计其通带频率要大于等于信号带宽，否则会影响信号的恢复。

（3）特性总结

ＣＩＣ滤波器最大优势在于不需要乘法器的实现，设计上相对简单。但是：不能任意调整滤波器的性能，如通带波纹和截止频率等特性。

半带滤波器高性能，减少了大量的滤波器系数存储以及乘法运算。只能用于速率转换因子为２的幂次的抽取或内插，需要和其他多速率滤波器进行结合。

4、转换滤波器的多级实现

采用单级结构，过高的滤波器阶数会对硬件要求十分严苛，单级结构转换为两级或两级以上的转换，减少存储器件并且降低计算量。

所有抽取因子Dk的乘积为整个抽取器的总抽取系数D.

（1）优势

减少硬件的计算量,高倍数转换，对于过渡带很窄，但采样率很高的场景，多级实现可以极大的避免了硬件资源的浪费

（2）设计方法

半带滤波器是一种对于具有２的幂次的转换因子的速率转换系统的高效实现，对于一个整数Ｎ，总能将其分解成Ｎ＝Ｌ＊２Ｍ的形式，其中Ｍ则为半带滤波器的级联个数，只需要在第一级设计一个转换因子为Ｌ的滤波器，后面级联着Ｍ个半带滤波器，就可以高效的实现高倍数的速率转换，而且半带滤波器的性能可以任意调整。

二、小数倍插值算法

1、原理

输入信号的符号周期为T，采样周期为Ts；T与Ts的比值一般都不是有理数。插值滤波器进行速率转换，将采样序列的速率转换为调制信号的速率整数倍。设滤波器输入采样序列为，插值滤波器的脉冲响应为，经过插值滤波器后的输出为。

只需要知道输入序列,插值滤波器的冲击响应h1(t),输入序列的采样时间Ts,以及输出序列的采样时间Ti就可以得到精确的插值结果，但是Ti是位置的，通过变换把内插值用抽样时钟的形式来表示，则有：

其中mk表示输入采样率与输出采样率比值的取整，uk表示分数间隔，，定义滤波器指针i为：

插值滤波器的表达式可以重写为：

输出采样率和输入采样率的位置关系如下图所示。

图中mk表示需要使用个样点值来计算第K个内插值，uk表示内插点的准确位置，并决定用来计算内插值的I个冲击响应值，因为内插点的位置是不断变化的，uk的变化由输入采样率和输出采样率来决定，当输出采样率与输入采样率比值为有理数，分数间隔uk，会呈现周期性变化的特性，滤波器响应也会以同样的周期变化（时变系统）。

2、插值滤波器设计

通常有IIR和FIR两种设计，采用IIR时需要使用递归结构。如果小数倍插值用IIR设计，每次内插都需要nge滤波器过去输入的值，对可能的uk值全部计算一遍，计算量很大。因此一般采用FIR滤波器作为小数插值的设计，滤波器可以通过采样序列精确还原出x(t)的任意值：

       

uk有可能是无理数，所以需要精确的量化才能找到对应的内插系数。实际上通常采用多项式插值的滤波器。只需要确定好插值多项式，以uk作为输入，直接计算出每个插值响应。十几种比较常用的插值方式有线性内插，拉格朗日内插，以及基于样条的内插公式。

（1）线性内插滤波器

两个相连的数据采样点之间内插的值位于连接这两个数据抽样的直线上，线性内插滤波器只围绕输入信号的两个值。设内插因子为L，则内插滤波器的阶数为

      N = 2L-1

    其冲击响应h(m)可以定义在范围-L <m <L内，使用多项滤波器得到冲击响应值，每个滤波器有两个抽头，多项滤波器的每条支路输出如下：

，由线性内插器的定义可知：

联立上式可得：

将上式带入支路上的响应值与总响应值得关系式可得滤波器冲击响应为：

线性内插器的旁瓣峰值相对主办的衰减较低，若原始信号为过带限滤波器，且带宽并未远小于PI/L，线性内插器不能充分衰减信号频谱镜像。因此线性内插滤波器仅应用于对内插新能不高的场景。

（2）拉格朗日插值滤波器

，

代表滤波器输出。其中是拉格朗日多项式。

当l = k时：

式中tk表示使用第k个抽头系数的样点值的采样时刻，tl表示所有信号值对应的采样时刻，当取任意值，y(t)的值为：

N -1 为多项式的最高次幂，由于采样点数需要为偶数才能满足线性相位特性，所以一般将N取2或者4，当N=2，最高次幂为1，退化成线性插值，线性插值公式如下：

当N = 4时，为立方插值

高次插值的大计算量导致了误差项里的高阶导数产生的误差一级一级传播，为了避免这种现象，一般采用分段低次的多项式插值，以此避免误差的累积。

分段的抛物线插值，插值公式为：

其中ａ是一个设计参数，一般设置ａ为0.5时插值性能最佳，根据不同的场
景也可以调整ａ的值来获得最佳的插值性能。

线性插值无论从旁瓣的大小还是衰减的速度都不如其他两种插值算法，但其实现相对简单，占用抽头数较少，所以在性能要求不太高，但硬件资源比较紧张的场景可以得到应用。分段抛物线插值虽然旁瓣峰值与线性插值接近，但是其衰减速度甚至优于立方插值，具有通带响应相对平缓，而且还具有实现复杂度适中的优点，是一种性价比较高的插值算法。立方插值的旁瓣衰减最大，而且衰减速度相对较快，虽然实现复杂度是三种算法中最高的，但是在很多场合仍都得到应用。

（3）基于样条函数的内插滤波器

使用B样条函数作为基来进行对y(t)进行多项式逼近。y(t)的样本为y(tk)，tk称为节点，定义在间隔表示为：

在多速率信号处理中，速率变换因子一般都是有理数，所以节点在抽样时刻等间隔分布，此时可以得到更简单的系数 的值，以三阶Ｂ样条为例，此时Ｎ＝４，即每次插值采用４个采样点：内插方程表示为：

系数如下：

基于样条函数的插值算法在推导以及系数求解上比起拉格朗日插值算法都要复杂，而且性能上并没有太大的差别，所以在多速率信号处理中的应用不多。

3、farrow结构内插滤波器实现

在每个长度为Ｔ的区间内，连续时间冲击响应h(t)可以表示为：

其中M-1为多项式的最高次幂，，表示滤波器系数，第l个输出的采样序列表达式为：

，表示为：

基于多项式的滤波器可以通过系数为Ｎ阶Ｍ个并行的有限冲击响应滤波器来实现，对输入信号进行滤波后可以得到。则该滤波器的Ｚ域传递函数表示为：

滤波器输出与对应的相乘得到第l个输出值，以立方插值算法为例输出y（l）表示为：

结构如下：

立方插值Farrow滤波器系数如下：

Farrow实现的最大好处就在于无需每次求出与分数间隔相关的抽头系数值，再与输入信号进行卷积，通过抽取公共的乘法因子，简化实现结构，直接算出插值结果，节省了大量的计算资源。

三、位同步中的插值应用

根据最佳接收理论，在加性白高斯噪声干扰下，相关解调器应该在t＝T的时刻进行判决采样，使得采样时刻的信噪比最大，可以达到最小的误比特率。无论采样时刻超前还是滞后于符号周期，都会是采样值的信噪比有所损失，导致误码率的上升。数字同步方式则采用了完全不一样的实现思路，它无需调整采样时钟，接收机始终以不变的速率对输入信号采样，也就是说采样时钟与符号时钟之间是独立的，这种情况下直接采样不能获得最佳时刻的样值，所以需要数字处理器利用采样值估计出定时误差，然后利用内插滤波器对采样信号进行插值运算，以此来获得最佳判决采样值的近似。

基于内插的位同步系统：

根据奈奎斯特抽样定理，只要采样速率为信号带宽的两倍或两倍以上，就可以还原输入信号的任意样点值。如上图所示，只要定时误差检测器能准确的估计出采样信号与最佳判决位置的定时误差，插值控制模块负责计算插值的时机，最后通过一个良好的插值算法，计算出来的结果可以和实际在最佳采样点时的采样值几乎一致，由此可以实现符号同步。

位同步的性能指标：要分析一个位同步系统的优劣，主要观察以下几个性能指标，相位误差，捕获时间，门限信噪比以及同步带宽。

    相位误差包括静态相位误差和相位抖动两项性能要求。静态相位误差是指采样时刻平均的相位与最佳采样点的相位偏差，而相位抖动指相位偏差的均方值，这两个指标越高说明采样符号相位与最佳采样相位偏差得越远，这会导致信噪比的损失，增加系统的误码率，而即使相位误差较小，但相位抖动很大说明系统的稳定性不好，采样相位在最佳判决点左右来回抖动。

    捕获时间是指通信系统从开机或者是失锁之后，到重新进入同步状态所需要的时间。

    门限信噪比是指位同步系统仍能保持正常工作的最低信噪比，它说明了一个同步系统是否足够健壮，尤其是在比较恶劣的信道环境下。

    同步带宽是指同步系统在保持同步状态下能忍受的时钟偏差，这个偏差指收发晶振由于不同源而产生的频率偏差。