SDRAM中自刷新操作与PHY中Retention功能的关系

1 SDRAM中自刷新操作（摘自JESD79-3F）

---

在部分系统已经处于Power Down状态时，SDRAM的自刷新模式可帮助SDRAM存储阵列中的数据保持正确。当SDRAM处于自刷新模式时，SDRAM不需要外部时钟就可以保持数据正确。SDRAM内部存在一个计数器，用来实现自刷新操作。在时钟的上升沿，自刷新进入命令（SRE）是由CS#,RAS#,CAS#以及CKE保持低电平，且WE#信号保持高电平组合实现。
在SDRAM进入自刷新模式之前，所有的BANK都必须完成预充电命令并处于IDLE状态，且tRP时间也需要满足。IDLE状态即所有的BANK都处于关闭状态（满足tRP、tDAL时间)，没有数据正在进行访问，CKE处于高电平，之前所有命令的时序参数都已经满足（例如tMRD, tMOD, tRFC, tZQinit,tZQoper, tZQCS等）。同样，在开启自刷新之前所有的终端电阻都需要被关闭。关闭终端电阻的方式由将ODT引脚拉低，并在SRE之前保持ODTL+0.5tCK，或者是通过配置MR1寄存器来关闭终端电阻。一旦SRE命令被SDRAM锁存接受，CKE信号必须在整个自刷新模式中都保持低电平。在普通操作中（DLL on），MR1（A0=0），在SRE命令时DLL自动关闭，在SRX命令时DLL自动复位重启。
当SDRAM进入自刷新模式时，所有外部引脚除了CKE与RESET#之外，都是不关心的。为了更多的自刷新操作，所有的供电与地都必须保持有效状态，这些引脚包括VDD, VDDQ, VSS, VSSQ, VRefCA 以及VRefDQ。在自刷新模式中，VRefDQ可以被关闭，或是出于VDD与VSS中的任意值。但是，在CKE拉高之前，VRefDQ必须恢复到高电平位置并保持稳定。Write Leveling的第一个写命令激活时间不得早于SRX命令后的512个CK周期时间之内。在进入自刷新模式之后的tCKE时间内，DRAM内部至少会发送一次刷新命令。
为了节省功耗，在自刷新模式中SDRAM内部会关闭时钟。DDR3 SDRAM保持在自刷新模式的最小时间为tCKESR。用户可在SDRAM锁存SRE命令的tCKESR时间之后，改变时钟周期或者是停止时钟。但是，在退出自刷新的SRX命令之前的tCKESRX时间之前，外部时钟必须重新供给并保持稳定。
退出自刷新时，SDRAM需要完成一系列的事件。
1、在CKE回到高电平之前，外部时钟必须保持稳定。
2、一旦SDRAM锁存了SRX命令，在tXS时间之内，可向SDRAM发送无需DLL锁定的命令，以便SDRAM内部进行刷新操作。对于需要DLL锁定的命令，必须在SRX命令之后的tXSDLL时间之后才能发送。
3、由于系统环境以及在自刷新模式中停留了一段时间，需要对阻抗进行重新校准，以补偿电压和温度的漂移。ZQ校准命令的要求与时序在相关章节（5.5 ZQ Calibration Timing）中有详细介绍。
在自刷新退出时间tXSDLL内，CKE需要保持高电平来支持合适的自刷新操作。一旦完成退出自刷新命令，满足tXS时间且执行一条刷新命令（满足tRFC时间），SDRAM又可以重新进入自刷新模式。在SRX命令时间段tXS中，每一个时钟上升沿都必须向SDRAM发送NOP或DESELECT命令。ODT在tXSDLL时间内必须关闭。但是，如果在tXSDLL时间满足之前SDRAM重新进入自刷新模式，那么ODT的状态就是不关心的了。如下图所示。
在使用自刷新模式时，内部计数器的刷新命令可能在退出自刷新时被忽略掉。一旦SDRAM退出自刷新，那么在重新进入自刷新之前必须有一次外部刷新命令被执行。

2 PHY中的Retention功能

Retention功能的目的在于，当IC主机处于低功耗状态时，将输出到SDRAM的所有信号保持在一个已知的状态，尤其是在core电压（VDD）在power down时。其核心概念是，在VDD断电之前通过将外部输入信号Data_Retention_N拉低使得SSTL IO进入Retention模式。用户需要将SSTL IO配置成需要在Retention模式中保持的状态，然后在使能Data_Retention_N信号。如此来保证在Retention模式中，所有的SSTL IO都静态的保持着期望的状态。在重新供电VDD后，用户需要先将core逻辑初始化为已知状态，然后在禁止Data_Retention_N信号。
此特性是通过一个特殊的输入IO单元MSD_D3R_PRETLE作为桥接来接受和分发Data_Retention_N信号来实现的。此外，所有SSTL IO单元的输入控制信号与、或数据输入都是来自于core中的锁存器，此锁存器受Data_Retention_N信号控制，当此信号有效时锁存器开始锁存，IO单元的输入保持当前的值。由于IO的输入信号都是保持静态的，所以输入也会保持静态，比如输出电阻设置、PAD引脚、PDQSR阻值设定等等。由于IO单元的PAD输入并没有锁存住，所以在输入模式下的IO单元仍然会对外部的PAD输入改变有反应。但是一旦VDD断电之后，有VDD供电的DI信号就会变成不定态。当Data_Retention_N信号无效之后，锁存器就会停止锁存，并对IO单元的所有操作没有任何影响。
MSD_D3R_PVSSQ_RDIS单元是一个特殊的VSSQ单元，当用户设计中没有包含MSD_D3R_PRETLE, MSD_D3R_PRETLEX 或MSD_D3R_PRETLEC单元时，此单元使用一个下拉电阻将内部的Retention信号（LENH）禁止。在一个连续的SSTL IO块中，仅允许使用一个MSD_D3R_PRETLE,
MSD_D3R_PRETLEX 或 MSD_D3R_PRETLEC, 或者是一个MSD_D3R_PVSSQ_RDIS单元。SSTL IO库中的coner与spacer单元都包含了LENH信号的传递桥接，因此用户不需要针对LENH重新进行布线。
下图所示了包含Retention单元的IO排布实例。

下图所示没有包含Retention单元的IO排布实例。

下图所示进入和退出Retention的时序图

事务序列如下所示：
1. Enter self-refresh mode using the Self-Refresh Command
2. Set CKE low
3. Stop CK/CKB
4. Assert Data_Retention_N (low)
5. Power-Off
6. Power-On
7. After reset is released, execute initialization
8. De-assert_Data_Retention_N (high)
9. Start CK/CKB
10. Set CKE high
11. Exit self-refresh mode

CKE Retention模式
CKE Retention模式是另一种Retention模式，原理是将SDRAM进入自刷新后，仅需维持CKE信号为低电平，RESET信号为高电平即可。当VDD与VDDQ都断电时，只需要对SSTL IO中一个很小的仅包含CKE和RESET的IO岛供电即可。此外，还需要两个5um宽的MSD_D3R_PFILL5_ISO单元来隔离VDDQ。在此VDDQ供电岛上，还包含两个MSD_D3R_PVDDQ单元，这两个单元都必须连接到封装上。对于DDR3 SDRAM来说，RESET#信号也是必须放置在CKE VDDQ岛上的。
在所有情况下，CKE VDDQ岛上是必须包含一个PVREF单元的，此单元用来保证PDDRIO单元的阻抗可控与稳定，尤其是当VDDQ断电时。因为PVREF单元驱动了ZIOH总线，ZIOH总线是用来控制所有IO的ODT与驱动电阻，并且当LENH有效时，若没有PVREF单元驱动，则ZIOH总线并不能保持当前的值。所以在一个完整的IO块中需要不止一个PVREF单元，并且需要注意将断电的PVREF的ZIOH总线与不断电的PVREF的ZIOH总线隔离开。为了达到此目的，需要将PVSSQ单元布置到PVREF与PVSSQZB之间。
下面描述了可能一种场景：
1、三个或更多VREF单元
在CKE VDDQ岛的左右两侧都是可断电的PVREF单元，所以，需要在的PVSSQZB单元的左右两旁都放置PVSSQ单元
2、两个VREF单元
仅含有一个可断电的VREF单元，可位于CKE VDDQ岛的左侧或者右侧。因此，仅需要在左侧或者右侧的PVSSQZB单元旁放置一个PVSSQ单元即可。
3、一个VREF单元
没有可断电的VREF单元，仅在CKE VDDQ岛上有一个VREF单元。因此，在此场景中也不需要PVSSQZB单元。
需要注意的是，PVREF需要在每3mm的IO块中包含一个。一个PVREF单元可驱动两边各1.5mm的ZIOH总线。因此，PVSSQZB单元需要布置在此范围内，以防止VREF单元驱动大于1.5mm的ZIOH总线。

NOTE 所有的PVREF单元都是连接至同一个外部VREF供电，并且VREF供电与CKE Retention岛外的VDDQ供电是同时上电与断电的。当进入Retention模式后VREF也会断电，但是此时仅影响PVREF单元的输出，不影响Retention模式的功能。在Retention模式中，仅需要PVREF的第二功能，即驱动ZIOH总线，此功能与VREF供电与否没有关系。

在一个VDDQ到内至少需要布置两个MSD_D3R_PVDDQ单元，且都需要连接到封装。

3 两者的关系

按照上文所述，当SDRAM进入自刷新模式后，仅要求CKE与RESET#保持住相应的值。且对其他的引脚状态并不关心。所以，在IC主芯片进入低功耗状态时，可使能SDRAM的自刷新模式与PHY的Retention CKE模式。
使用方式应该是：
1. 控制器发送SRE命令，使SDRAM进入自刷新模式，此时需要满足相关的时序要求。
2. 从外部或者内部使能Retention功能，要保证CKE为低电平，RESET#为高电平之后，再使能Retention。
3. IC主机可将CKE Retention岛之外的VREF、VDDQ、VDDQ以及VDD_PLL断电，进入低功耗模式。
4. IC主机恢复供电。
5. PHY状态初始化。
6. 关闭Retention模式。
7. 发送SRX命令，满足相应的时间要求之后可进行正常的数据访问。

以此类推，Retention可适用于很多SDRAM低功耗的操作模式。例如Power Down等。