基于python的uvm仿真脚本

已于 2022-09-07 15:31:13 修改
阅读量4.3k 收藏 31
点赞数 3
分类专栏： 仿真工具和脚本 文章标签： python
于 2021-01-08 18:06:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/huangjinfen/article/details/112376249
版权
本文介绍了一种基于Python的UVM仿真方法，通过一个简单的例子展示了如何在VCS环境下配置和运行仿真。内容包括DUT设计、仿真文件列表、验证组件以及Python脚本`run.py`的使用，详细解释了脚本中的编译选项。文章来源于《UVM实战》一书，旨在帮助初学者理解UVM验证流程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

声明：本文中的大多数代码都来源于 张强 编著的 《UVM实战》，这本书是初入职场时导师买的一本书，也引导我走上了验证工程师之路，在这里向作者表示感谢，也谢谢我的导师。作者书中提供了源代码的下载地址：http://www.hzcourse.com/web/refbook/detail/5651/229，
首先演示一个比较简单的例子：本文的仿真软件为vcs，在linux系统上运行
环境的结构如下：
在这里插入图片描述
Dut里包含一个dut.sv，具体内容如下：
在这里插入图片描述
Filelist里包含一个dut_sim.f, 内容如下：
1：加入uvm源代码的地址
2：加入验证环境的地址
3：加入设计代码的地址
在这里插入图片描述
Verif里包含了一个my_driver.sv和一个top_tb.sv
My_driver.sv内容如下
在这里插入图片描述
Top_tb的内容如下：

最低0.47元/天 解锁文章
【UVM基础】仿真时间与运行时间
MoorePlus的博客
03-20 68
【代码】【UVM基础】仿真时间与运行时间。
如何成为一名高级数字 IC 设计工程师（4-1）脚本篇：基于 Python、Shell 脚本和 Verilog、C 语言的文件比较环境搭建（数字 IC 验证）
新芯设计的博客
05-28 2259
这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果！目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音！...
芯片验证-python脚本课程说明
weixin_44915807的博客
07-09 2133
芯片领域的脚本课程
pyuvm:用Python编写的UVM
05-04
pyuvm是用Python而不是SystemVerilog实现的通用验证方法 描述 pyuvm实现了UVM的最常用部分，同时利用了Python没有严格的类型并且不需要参数化类的事实。 该项目重构了UVM的某些部分，这些部分由于键入或遗留代码而过于复杂。 该代码基于IEEE 1800.2规范，并且大多数类和方法的注释中都包含规范引用。 已实施以下部分： 部分 名称 描述 5 基类 uvm_object不捕获事务定时信息 6 报告类 利用通过UVM层次结构控制的日志记录 8 工厂课程 所有uvm_void类自动注册 9 分阶段 简化为仅通用阶段。 支持异议制度 12 UVM TLM接口 全面实施 13 预定义的组件类 使用层次结构，uvm_root单例，run_test（），简化的ConfigDB，uvm_driver等实现uvm_component 14和15 序列，定
uvm-python:UVM 1.2端口到Python
04-15
适用于Python的UVM库 这是将SystemVerilog（SV）通用验证方法（UVM）1.2移植到Python和cocotb的端口。 到目前为止，仅使用Icarus Verilog（iverilog）来测试代码，但计划也将Verilator包括在回归中。 请参阅文档以获取更多详细信息： 。 何苦？ 任何开源/免费工具目前都不支持SystemVerilog UVM。 cocotb提供了与任何模拟器（免费/专有）进行交互的出色解决方案，因此测试平台也可以用Python编写。 uvm-python尝试提供类似于原始SV版本的API。 这意味着许多UVM验证技能可以很容易地从SV转移到Python。 如果要移植大量SV代码以使用uvm-python ，则可以尝试使用脚本bin/sv2py.pl作为第一步。 文献资料 该文档可在中的上readthedocs.io 。 安装 您可以将uv
用Python开发自动化测试脚本
热门推荐
quzishen的专栏
10-11 3万+
通常对于一个稍具规模的系统，一些新的改动势必会带来一些额外的功能回归测试工作，而这个工作是非常繁杂的，人肉的方式一次又一次的重复将会非常的枯燥乏味。          而我们所希望的，是一种自动化回归脚本的方式，可以重复性的回归现有功能，并给出回归测试报告。
multi-language verification (六）UVM-SV通过DPI或者SC-UVMC库调用Python
Holden_Liu的博客
05-15 1131
上一篇介绍了调用Matlab，本篇介绍SV如何调用Python，也是举例两种方式，一种DPI方式，一种SC TLM方式(使用另一个库：UVMC)。Python自带丰富的库资源，使用C/CPP作为胶合语言，EDA仿真时也可以同步调用Python，实现runtime阶段。和上一篇调用Matlab类似，通过胶合语言C/CPP，找到合适的API，就可以实现SV和其他语言的混合仿真。一般步骤为初始化Py，获取文件路径，导入模块，传入参数，调用获取结果，内存回收，结束Py；也可以实现Python的调用，借助C的。
推荐：PyUVM——Python实现的通用验证方法论库
gitblog_00067的博客
06-09 861
推荐：PyUVM——Python实现的通用验证方法论库 去发现同类优质开源项目:https://gitcode.com/ 1. 项目介绍 PyUVM 是一个基于Python实现的Universal Verification Methodology（UVM），它利用了Cocotb来与仿真器交互和调度模拟事件。不同于传统采用SystemVerilog的UVM，PyUVM巧妙地利用了Python动态类型...
FPGA验证入门：SystemVerilog、UVM与脚本实战
SystemVerilog和UVM提供了验证的基础设施，Questasim确保了设计的仿真，而脚本语言则用于自动化流程，降低了人工干预的需求。对于初学者，理解这些基本概念和工具的用法是进入FPGA验证领域的第一步。随着经验的积累...
python和uvm
最新发布
03-08
例如`uvm-python`项目就是这样一个例子，它允许开发者使用Python编写测试案例和其他组件，并将其无缝嵌入到现有的基于SV-UVM的工作流程当中。 这种组合特别适用于以下场景： - 自动化生成测试向量或激励信号； - ...
FPGA验证入门：基于SystemVerilog, UVM与Questasim
"这篇文档是关于FPGA验证的入门指南，特别关注如何使用Python将数据保存为Excel的xls格式，并提到了UVM在FPGA验证中的应用，以及SystemVerilog语言、Questasim软件和批处理脚本的相关知识。作者分享了个人的学习经验...
UVM简易环境生成脚本
06-06
systemverilog，UVM验证环境自动生成器，主要是利用tcl脚本一键生成，可以用于windows下modelsim仿真工程，只供参考
uvm_tb_arch_doc_py:自动生成UVM测试台文档的python项目
03-15
uvm_tb_arch_doc_py 一个自动生成UVM测试台文档的python项目。
python自动化产生uvm组件 — 产生item(1)
qq_40260113的博客
07-18 867
item是一个重复劳动的的待吗任务，所以希望写一个python脚本解决这个问题，下面是是学习的python写的第一版代码，后面持续完善！！！ import os import time import sys import xlrd import numpy as np def print_do_copy(): template.append("\nfunction void "+str(classname)+"::do_copy( uvm_object rhs)") template.a
蓝桥杯 基础练习 芯片测试
old sweet的博客
01-16 690
问题描述 　　有n（2≤n≤20）块芯片，有好有坏，已知好芯片比坏芯片多。 　　每个芯片都能用来测试其他芯片。用好芯片测试其他芯片时，能正确给出被测试芯片是好还是坏。而用坏芯片测试其他芯片时，会随机给出好或是坏的测试结果（即此结果与被测试芯片实际的好坏无关）。 　　给出所有芯片的测试结果，问哪些芯片是好芯片。 输入格式 　　输入数据第一行为一个整数n，表示芯片个数。 　　第二行到第n+1行为n*n...
UVM入门系列（二）----VCS仿真脚本的使用
someque的博客
03-10 3878
UVM入门系列（二）----VCS仿真脚本的使用 本篇博文的内容对上一博文的内容进行初步仿真。 文章目录UVM入门系列（二）----VCS仿真脚本的使用前言一、rtllist.f？二、vcs编译三、仿真四、查看波形总结 前言 本篇博文的内容对上一博文的内容进行初步仿真。 一、rtllist.f？ 二、vcs编译 三、仿真 四、查看波形 总结 本博文介绍了使用vcs进行仿真的脚本，后续会继续更新回归仿真的脚本，以及覆盖率的合并和查看 ...
uvm-python 项目教程
gitblog_00395的博客
09-12 376
uvm-python 项目教程 uvm-python UVM 1.2 port to Python 项目地址: https://gitcode.com/gh_mirrors/uv/uvm-python ...
python编写脚本方法_python编写脚本方法
weixin_39893205的博客
11-20 539
对于具有484个引脚的芯片，如果手动一个一个设置引脚，必然是一场噩梦。网上有使用Capture进行自动导入的帖子，不过没有找到AD方面的帖子。本文使用python，编写脚本，自动分配引脚。一切重复单调的工作，都交给python吧。元件库1、打开已有的原理图库文件，或者新建。2、添加->命名。3、工具->新部件。4、放置->矩形。FPGA芯片pkg文件这个文件包含了对应型号FPGA芯片的引脚说明。u...
Python在芯片中的应用：RTL自动生成、验证脚本、界面可视化等
Amao_come_on 的专栏
04-02 908
https://cloud.tencent.com/developer/article/1748585?share_token=59088478-9728-4a4f-aa43-717e28733beb
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值