Contents:
1、SOC设计前端流程
2、为什么verilog可以描述硬件?
3、在SOC设计中使用verilog,和FPGA为对象使用verilog,有什么区别?
4、SOC设计和FPGA开发这么像,那有什么区别呢?FPGA的代码例子,是不是都可以拿去流片?
5、软件安装
正文:
1、SOC设计前端流程
随着SoC的设计逐渐庞大,SoC从设计到验证的诸多流程有待探索。
一本系统性的书籍还是挺好的,推荐书籍:《SoC设计方法与实现》郭炜著:下载链接,《UVM实战》:下载链接
2、为什么verilog可以描述硬件?
verilog只是把硬件对应逻辑块的功能用软件的形式给模拟出来了。然后用这个verilog代码工程,来仿真整个SOC系统。仿真验证通过后,才到真正制定电路这一步。
对这个问题疑惑的话,是因为SOC