SoC设计与验证流程

本文介绍了SoC设计前端流程,解释了为何Verilog能描述硬件,以及在SoC设计和FPGA开发中使用Verilog的区别。内容包括SoC设计方法、Verilog在硬件描述中的应用、FPGA与SoC的相似与不同,以及软件安装相关指导。
摘要由CSDN通过智能技术生成

Contents:

1、SOC设计前端流程

2、为什么verilog可以描述硬件?

3、在SOC设计中使用verilog,和FPGA为对象使用verilog,有什么区别?

4、SOC设计和FPGA开发这么像,那有什么区别呢?FPGA的代码例子,是不是都可以拿去流片?

5、软件安装

 

正文:

1、SOC设计前端流程

随着SoC的设计逐渐庞大,SoC从设计到验证的诸多流程有待探索。

一本系统性的书籍还是挺好的,推荐书籍:《SoC设计方法与实现》郭炜著:下载链接,《UVM实战》:下载链接

 

2、为什么verilog可以描述硬件?

        verilog只是把硬件对应逻辑块的功能用软件的形式给模拟出来了。然后用这个verilog代码工程,来仿真整个SOC系统。仿真验证通过后,才到真正制定电路这一步。

       对这个问题疑惑的话,是因为SOC

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值