一个比较常用的modelsim仿真脚本(verilog)

1   # create work library
2   vlib work
3  
4   # compile
5   vlog my_dcfifo . v
6   vlog my_dcfifo_tb . v
7  
8   # simulate
9   vsim -L C: / altera / 81 / modelsim_ae / altera / verilog / 220model -L C: / altera / 81 / modelsim_ae / altera / verilog / altera_mf work . my_dcfifo_tb
10  
11   # probe signals
12   add wave sim: / my_dcfifo_tb / aclr
13   add wave sim: / my_dcfifo_tb / wrclk
14   add wave sim: / my_dcfifo_tb / wrreq
15   add wave -literal -radix decimal sim: / my_dcfifo_tb / data
16   add wave sim: / my_dcfifo_tb / wrfull
17   add wave sim: / my_dcfifo_tb / rdclk
18   add wave sim: / my_dcfifo_tb / rdreq
19   add wave -literal -radix decimal sim: / my_dcfifo_tb / q
20   add wave sim: / my_dcfifo_tb / rdempty
21   add wave -literal -radix decimal sim: / my_dcfifo_tb / rdusedw
22  
23   # 300  ns
24   run   300  ns
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值