时许分析中Minimum/maximum time delay 的选择。

在分析fpga与sram的建立时间和保持时间，required time在硬件确定的情况下基本是固定的。例如：

建立时间：

Required time =Latch + clock delay todestination register-tsu

保持时间：

Required time =Latch + clock delay todestination register-th

而arrival time 中有关于input min dela of pin和maxin put delay of pin

因为arrival time时需要计算fpga的input delay，指的是从clk launch到sram 再回到fpga输入端的数据延时。

分析建立时间时arrive time作为减数，需要使其最大以达到最差情况；分析保持时间时，其作为被减数需要使其最小化达到最差保持时间。故在计算公式时如下：

建立时间：

Arrival time = launch + clock network delay+ input max delay of pin + pin2register delay

保持时间：

Arrival time = launch + clock network delay+ input min delay of pin + pin2register delay

总结就是一切以分析最差的case为前提。确保时序永久满足。因为虽然有不满足的时序，硬件可能依然运行正常，只是不满足时许的部分没有凸显出问题，也就是说发生错误的概率可能很低，但不代表永久在满足时许情况下正常运行。