Formal Verification 和Functional Verification的区别

Formal Verification和Functional Verification是ASIC验证的两种互补方法。Formal Verification使用数学方法来证明设计符合规格，而Functional Verification则使用仿真来测试设计，以针对各种场景。

Formal verification更加严格，可以发现Functional verification可能错过的错误，但它也可能更加复杂和耗时。Functional verification更加灵活，可用于测试更广泛的场景，但它不能提供与Formal verification相同的完备水平。

什么是Formal verification？

Formal verification是一种使用数学证明来验证设计正确性的方法。它涉及创建一个形式的设计模型，然后使用数学推理来证明模型符合其规格。formal verification可用于验证各种属性，例如

safety properties（例如，设计不能进入死锁状态）

liveness properties（例如，设计最终将达到预期状态）。

什么是functional verification？

functional verification是一种通过