阻抗计算-学习

八层板的层叠

CORE的两个表面都是铜箔，用作导电层，两个表层之间填充以固态材料，其由增强材料玻璃纤维浸以固态树脂组成

PREPREG（PP）的表面没有铜箔，其由半固态树脂和玻璃纤维组成，相比CORE要软一些，其构成所谓的浸润层，在PCB中主要起填充作用，用以粘合芯板CORE。工厂生产时，浸润层一般无法做到超出3个PP（厚度大概在20mil左右）。正由于PP的半固态特性，制作完成的各PCB中的PP厚度也会有所偏差，因此，阻抗控制的一致性也可能存在偏差。

参考平面顾名思义就是一个平面，关键在于下面的平面是导体就行。

微带线阻抗         带装线阻抗        共面波阻抗

Er1:表示H1厚度的PP片的介电常数

微带线阻抗计算

线在表层，单端线，两边没有地，阻抗50     计算得线宽6mil

 

线在表层，差分线，两边没有地，阻抗100   计算得线宽4.7mil  线距8mil

 

线在表层，射频信号阻抗50，两边没有地，因为射频信号要有足够的线宽，在阻抗不变的情况下，加大线宽就必须增加阻抗线到参考层的距离，所以50欧姆的射频信号要做隔层参考，也就是参考第三层   计算得线宽15.7mil    H2 H1的高度不包含中间的铜箔厚度，挖空了

 

微带线阻抗计算参数说明

1.H1是表层到参考层的介质厚度，不包括参考层的铜厚

2.C1，C2，C3，是绿油的厚度，一般绿油的厚度在0.5~1mil，所以保持默认就好，其厚度对阻抗的影响不是很大

3.T1的厚度一般为表层基铜厚加电镀的厚度，1.8mil为0.5oz基铜厚度+Plating的厚度

4.一般W1是板上走线的宽度，由于加工后的线为梯形，所以W2小于W1的宽度，当铜厚为1mil以上时，W1-W2=1mil，当铜厚为0.5mil时，W1-W2=0.5mil

带装线阻抗计算

带状线（ART03和ART04）内层的单端阻抗50   计算出单端线宽5mill

 

带状线（ART03和ART04）内层差分线100   计算出单端线宽4.9mill线距9mil

 带装线阻抗计算参数说明

1.H1是导线到参考平面之间CORE的厚度，H2是导线到参考层之间PP的厚度，以ART03为例，H1就是GND02到ART03之间的介质厚度，为5.12mil，而H2则是GND04到ART03之间介质厚度再加上铜厚，所以H2的值为14+1.2mil=15.2mil

2.ER1和ER2之间的介质不同时，可以填各自对应的介电常数

3.T1de厚度一般为内层铜的厚度，当HDI板时，需要注意内存是否有电镀，有电镀，则需要将电镀的厚度加上

共面波导阻抗计算

上述的是常见的阻抗计算，然而有部分PCB较厚，层数较少，利用上面的方法没办法计算，这时候考虑共面波导模型，这种模型是信号线参考其旁边的地线做做阻抗的，一般在双面板的场合用的比较多

线在表层  单端50  计算出线宽14mil 线到地线的距离为4mil地线的宽度为20mil

 

线在表层 差分100 计算出线宽6mil线距5mil 差分线到地线距离7mil地线宽度20mil

 共面波导阻抗计算参数说明

1.H1是阻抗线到最近参考层的介质厚度

2.G1和G2是伴随地的宽度，一般是越大越好

3.D1是伴随地之间的间隔

阻抗计算的几个注意事项

1.线宽宁愿宽，不要细

细了增加成本，相对的宽就意味着目标阻抗偏低，如50欧姆，我们算到49就可以，尽量不要算到51

2.整体显现一个趋势

阻抗要偏大一起大，要偏小一起偏小

3.考虑残铜率和流胶量

当半固化片一边或两片是蚀刻线路时，压合过程中胶会填补蚀刻的空隙处，这样两层间的胶厚度会减小，残铜率越小，填得越多，剩下得越少。所以，如果你需要的两层间半固化片的厚度是 5mil，则要根据残铜率选择稍厚的半固化片

4.指定玻璃布型号和含胶量

看过板材 Datasheet 的都知道、不同的玻璃布、不同含胶量的半固化片或者芯板的节点系数是不同的，即使是差不多高度的，也可能是 3.5 和4 的差别，这个差别可以引起单线阻抗3欧姆左右的变化。另外，玻纤效应与玻璃布开窗的大小密切相关，如果你是 10Gbps 或更高速的设计，而你的叠层又没有指定材料，板厂用了单张 1080 的材料，那就可能出现信号完整性问题

5.多和板厂沟通

当然，残铜率和流胶量有时候的计算会有误差，新材料的介电系数有时和标称不一致,有的玻璃布板厂没有备料等都会造成设计的叠层实现不了或者交期延后。出现这些情况的时候，最好的办法就是在设计之初让板厂按设计师的要求，根据他们的经验设计叠层，经过多次的沟通和确认，这样最多几个来回就可以得到理想的叠层，方便后续的设计