DFSI：带状线差分阻抗计算变得简单

作为一名 PCB 设计师，您可能会听到信号完整性主管要求控制阻抗具有特定的值和容差。作为提出过这些要求的人，我知道设计师很难在他们的走线几何形状中实现这一点。本文详细介绍了阻抗是什么、如何计算阻抗，以及 PCB 设计师确定适合其应用的几何形状的实用方法。

设计高速串行电路时，需要控制走线阻抗。阻抗是电压与电流的瞬时比。这里的瞬时意味着它可以在走线的任何地方发生变化，而不是将走线视为一个整体。受控阻抗是指走线的阻抗在整个通道中保持一致，并且在制造电路板时要特别考虑走线的几何形状。阻抗基于走线的横截面几何形状。在带状线中，具体来说，包括走线宽度 (w)、走线厚度 (t)、接地板之间的距离 (b) 和相对介电常数（更好地称为 DK）。在考虑差分走线时，将走线之间的空间 (s) 添加到此列表中。

 

图 1.带状线迹线的横截面几何形状。

如果要控制阻抗，则需要在制造说明中设定公差。典型的阻抗公差为 10% 和 7%，极端情况下可低至 5% 或 2%。电路板厂通过观察其工艺对阻抗的影响来实现这些公差，并且通常会进行测试以预测最佳几何形状。最终，PCB 设计师关心的是这些起始尺寸。那么，如何使用这些输入来计算阻抗呢？

 

通常，您可以通过有限差分 (FD)、数值分析或保形映射来计算阻抗。FD 数值分析和保形映射首先通过满足此拉普拉斯方程来找到电压 V。

 

使用此方程，您可以根据几何形状找到电压。然后，您可以使用该值来定义电场和电荷密度。最后，您可以将它们放在一起以找到电位电荷比，从而得到每米电容。这始终是阻抗计算的主要目标。将其代入下面的公式，您就会得到阻抗！

 

对于 FD，矩形网格代表几何形状。网格的交叉点是用于计算的节点。每个节点都有已知或未知的电压。使用有限差分方程（前向差分、中心差分、泰勒级数等）求解微分方程，以找到每个未知节点的电压。

通常，会采用一种称为 Crank-Nicolson 方法的技术，因为它既准确又无条件稳定。该方法可以通过计算完成的方式进一步完善。它可以使用带矩阵方法（一种相对容易使用逆求解的稀疏矩阵），也可以使用迭代方法（例如逐次过度松弛或寻求平衡的雅可比）。

当已知电压时，通过实施高斯定律的离散版本可以发现变化，无需考虑介电体 Q0，只需考虑介电体 Q。

 

然后，假设导体之间的电压差为 1，求解上述每个 Q 的电容。 

 

最后，阻抗为

 

其中，c 为 3e8 m/s。有关此方法的详细信息，请参阅 [1]。

这一切听起来令人困惑吗？是的，这是用于解决电磁问题的最简单、最易理解的数值方法。显然，这更多的是一个物理问题，而不是一个工程问题，我认为这就是为什么工程师专注于使用第三方工具而不是自己解决这些方程的原因。

接下来，我将概述解决阻抗的另一种方法，然后我将介绍一些解决所有这些问题的实用方法。

 

保角映射可以找到同一问题的解析解，但这很难实现。事实上，《微波工程》的作者 David Pozar 在描述包括迹分析在内的章节中提出的解决方案时写道：“然而，最终的解需要复杂的特殊函数” [2]。如果你深入研究过 Pozar 的作品，你就会知道他说数学太复杂而无法呈现是不对的。不过，也许那只是 Howe 提出的解决方案 [3]。无论如何，好消息是这项工作已经完成了。事实上，每个值得用保角映射解决的几何问题都已得到解决，包括带状线！Cohn 提出的单端带状线方程实际上非常简单 [4]。

 

其中，Cf' 是边缘电容。

差分走线的保形映射解决方案要复杂得多 [5]。冒着听起来像 Pozar 的风险，把它写在博客里太麻烦了。我不认为这是件坏事，因为我喜欢把事情简单化。记住，最后，我们只想要上面的输入，这样我们就可以为我们的电路板创建正确的几何形状。让我们先把简单的东西解决掉。

如果您要布线带状线，则要使用半盎司铜。有人可能会说应该使用一盎司或四分之一盎司铜。一盎司铜具有增加表面积以降低损耗的吸引力。但是，当阻抗因与一盎司铜相关的蚀刻因素而失控时，您的回报就会减少。此外，使用一盎司铜的成本很高，因为没有人储存它。四分之一盎司铜的情况也类似。它具有改善阻抗控制的吸引力，但损耗和成本会增加。因此，我在这里假设半盎司铜：t = 0.015mm。

接下来是DK。当我想到 DK 时，我认为它与所选材料有关。由于所选的 PCB 层压板会有所不同，因此这似乎是一个重要的输入。但是，范围可以限制为一些实用的东西。在这种情况下，我将范围限制为 3 到 4。根据经验，适合高速串行应用的材料在这个范围内。

现在我们来讨论宽度 (w)、接地板间距 (b) 和走线间距 (s)。通常，走线宽度和间距相等，或者间距略小于宽度。我确信这种情况发生过，但我从未遇到过间距大于宽度的应用。因此，我假设间距等于宽度：s = w。

几乎完成了。通过输入宽度与分离比 U，可以轻松合并接地板分离 (b)。事实证明，这个比率在方程中无处不在，这使得简化分析变得非常容易。

这是最终产品，三种常见阻抗值的 DK 与 U 图表。

 

图 2. 三种常见阻抗值的 DK 与 U 关系图

因此，您首先要从材料开始；这将为您提供 DK。然后您可以 a) 选择走线宽度并让其定义接地间距，或者 b) 选择接地间距并让其定义宽度和间距。除非您有密度要求，否则后者可能更方便。

 

对于那些想挑选一个确切数字的人，我为你准备了一张表格！

丹麦	U 代表 Z-Diff = 85	U 代表 Z-Diff = 90	U 表示 Z-Diff = 100
3.0	0.619	0.560	0.451
3.1	0.602	0.543	0.434
3.2	0.586	0.527	0.418
3.3	0.570	0.511	0.402
3.4	0.555	0.496	0.386
3.5	0.540	0.481	0.371
3.6	0.525	0.467	0.356
3.7	0.511	0.453	0.341
3.8	0.498	0.439	0.326
3.9	0.485	0.426	0.312
4.0	0.472	0.413	0.298

 

我已经使用这项技术设计迹线一段时间了，我对结果非常满意。以至于我不再费心使用 2D 解算器来选择迹线几何形状！

如果您拥有 Altium Designer 19，并且想要使用其中的阻抗计算器，这里有一个快速操作方法：

1. 从工具栏：设计 → 层堆栈管理器

2. 单击层堆栈管理器底部的阻抗选项卡

3. 单击其中一个信号层

4. 从工具栏查看阻抗面板：视图 → 面板 → 属性

你会看到类似这样的内容：

 

图 3. Altium Designer 19 阻抗计算器

我使用了表中的 DK = 3.2 和 b = 14 mils 值；得出 w = 7.378 mils。您可以看到 Altium Designer 的阻抗计算器在 5% 以内一致，这对于任何电路板厂来说都足以获得适当的阻抗控制，而且这是一个非常快的过程。

正如我上面所说，这里的假设是空间等于宽度，但情况并非总是如此。如果对宽度：空间比率的需求不同于 1：1，我会将其添加到下一篇博客中。另一种可能性是对微带做同样的事情。只需在评论中告诉我您希望看到什么！

所有图表均使用 Octave 5.1.0 版本生成。

参考：

[1] MNO Sadiku，《基于 MATLAB 的电磁学数值技术》，第三版

[2] D. Pozar，《电磁理论》，《微波工程》，第 3 版，纽约，Wiley

[3] H. Howe, Jr.，《带状线电路设计》，Artech House，马萨诸塞州戴德姆，1974 年

[4] SB Cohn.“屏蔽带传输线的特性阻抗”，IRE Trans. 微波理论与技术，第 2 卷第 2 期，1954 年 7 月，第 52-57 页

[5] SB Cohn.“屏蔽耦合带传输线”，IRE Trans.微波理论与技术，第 MTT-3 卷，1955 年 10 月，第 29-38 页。