SystemRDL是什么

SystemRDL是什么

        SystemRDL 是一种寄存器描述语言，由Accellera标准组织发布，目前已有两个版本，分别是SystemRDL 1.0（2013-04-18）和SystemRDL 2.0（2018-01-26）。在官网（SystemRDL (accellera.org)）无需注册可以直接下载Language Specification。

        目前存在成熟的商用寄存器生成工具，通过读取SystemRDL文件来产生Verilog代码、验证用例、寄存器说明文档等。SystemRDL可以描述不同的寄存器类型、软件访问特性、硬件访问特性、以及寄存器实现方式。

        目前支持SystemRDL的寄存器生成工具即有开源软件，也有商业软件。其中，开源软件有Ordt 、OpenTitan等。其中，商业软件有SystemRDL、SystemRDL等等。

下文将简单描述我们最常用到的寄存器特性：

1. SystemRDL可以描述软件访问方式，除了包含可读写RW、只读、只写外还有很多访问方式，如下图table 14
2. SystemRDL可以描述计数器counter。比如：counter位宽，每次增加的步幅，计数最大上限，达到最大值后是保持还是跳转到全0 等等
3. SystemRDL可以描述中断相关寄存器。比如：中断源位宽、输出中断状态、定义中断mask和enable
4. SystemRDL可以便捷的描述 寄存器的例化次数，地址分布方式
5. SystemRDL可以描述寄存器数组，定义数组地址分布方式，如何访问等等