《炬丰科技-半导体工艺》Si多层膜的选择性化学湿法蚀刻

书籍：《炬丰科技-半导体工艺》
文章：Si多层膜的选择性化学湿法蚀刻
编号：JFHL-21-1025
作者：炬丰科技

引言

绝缘体上硅(SOI)结构是低功耗和高速应用中金属氧化物半导体器件最有吸引力的候选结构之一，因为使用这种结构很容易降低耦合电容。典型厚度为几个100纳米的完全绝缘的掩埋二氧化硅层消除了几个泄漏路径。然而，许多不同的SOI结构目前正在研究中，具有标准的体结构。然而，SOI衬底是昂贵的，并且掩埋的二氧化硅的差的导热性可能产生热量问题。特定的衬底处理，如氧离子注入分离和外延层转移，必须在器件制造之前准备好。本文研究了老化时间和腐蚀时间对硅锗混合腐蚀液腐蚀速率的影响，即1 vp HF (6%)、2 vp H2O2 (30%)和3 vp CH3COOH (99.8%)。

实验

利用减压化学气相沉积系统生长了用于选择性湿法刻蚀的样品。硅衬底是在硅锗层生长之前，通过正常的清洁程序(氢烘焙步骤，以清除表面的天然氧化物，在1100℃下进行)进行清洁。然后将硅烷和GeH4（1.5%稀释）切换到反应器中，开始SiGe层的生长。硅烷和GeH4的流量分别为10_100sccm和40300sccm。h2的流量固定在10slm。生长温度为600℃，硅锗层的生长速率为3.8纳米/分钟。最后，通过沉积40纳米硅盖层完成层结构。锗硅层中的锗浓度为20%。用透射电镜和EDX法测定了层的厚度和组成，与标称值非常一致。图1显示了通过使用RPCVD生长的Si0.8Ge0.2/Si多层的TEM图像。多层结构由10纳米厚的Si0.8Ge0.2层、40纳米厚的硅层、40纳米厚的Si0.8Ge0.2层、40纳米厚的硅层、60纳米厚的Si0.8Ge0.2层和40纳米厚的硅盖层组成。
用于蚀刻实验的样品尺寸为1 × 1 cm2，由6英寸晶圆切割而成。然后ÿ