《炬丰科技-半导体工艺》用于氮化镓晶体管的一氧化硅栅极电介质

本文链接：https://blog.csdn.net/jfkj2021/article/details/121925132

本文介绍了《炬丰科技-半导体工艺》中关于氮化镓晶体管的研究，使用99.99%-pure粉末沉积的一氧化硅（SiO）作为栅极电介质。研究发现，30nm厚的SiO层能显著降低漏电流，增加载流子密度，提高开关比，并减少电流崩溃，增强击穿电压。此外，SiO层还降低了界面电荷陷阱密度，提升了器件的高频性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

书籍：《炬丰科技-半导体工艺》
文章：用于氮化镓晶体管的一氧化硅栅极电介质
编号：JFKJ-21-1168
作者：华林科纳

探索了热蒸发一氧化硅(SiO)作为氮化镓（氮化镓）金属氧化物半导体高电子迁移率晶体管(MOS-HEMTs)的栅极电介质。改进的接口将减少电荷捕获状态对性能的影响，等等。电介质通常是通过涉及离子轰击和反应性气体的界面破坏过程来沉积的，通常是在高温下，通过热蒸发可以避免这些过程。氮化镓晶体管正在开发用于射频放大的高频和高功率处理、电源和交流/直流、直流/交流转换。使氮化镓适合于这些应用的电子特性包括高击穿场强、高电子速度和热稳定性。从直流电切换到开关运行时，存在闸门泄漏和电流崩溃等障碍。

根据原子力显微镜，99.99%-pure粉末从钨船热蒸发，在室温下沉积在AlGaN屏障表面，厚度为0.55nm，粗糙度为30nm。该设备采用了2µmx100µm门（宽度）x（长度）。源漏和栅漏间距分别为14µm和6µm。SiO栅绝缘的一个影响是将30nm厚度的最大漏电流增加到452mA/mm，而中间(SiO)的最大漏电流为317mA/mm。电流的改善可能是由于SiO钝化和/或钝化诱导的AlGaN层应力抑制了表面捕获效应。另一个相关效应是通道区域的载流子密度由1MHz电容-电压响应决定，从8.1x1012/cm2增加到1.21x1013/cm2，降低薄片电阻，从而促进电流流动。载流子密度的增加暂时归因于表面陷阱的减少。由于SiO层诱导应力，也可能存在压电增强。
在这里插入图片描述